

---

# 실영상처리를 위한 셀룰러 신경망 설계

김승수\* · 전홍우\*\*

A Design of a Cellular Neural Network for the Real Image Processing

Seung-Soo Kim\* · Heung-Woo Jeon\*\*

---

본 연구는 금오공과대학교학술연구비와 IDEC의 CAD Tool 지원에 의하여 연구된 논문임

---

## 요 약

셀룰러 신경망(Cellular Neural Network: CNN)은 간단한 처리요소인 셀들의 배열로 이루어져 있으며 각 셀들은 국부적인 연결특성과 공간불변 템플릿 특성을 갖는다. 따라서 CNN은 하드웨어로 구현하는데 매우 적합한 구조를 갖는다. 그러나 CNN 하드웨어 프로세서를 실제의 대형 영상의 화소와 1:1로 매핑하는 것은 불가능하다. 본 논문에서는 소규모의 CNN 셀 블록을 사용하여 대규모의 영상을 블록단위로 처리하는 실용적인 시다중화 영상처리 기법을 적용할 수 있는 파이프라인 입·출력을 갖는  $5 \times 5$  CNN 하드웨어 프로세서를 설계하였다. 그리고 윤곽선 검출과 그림자 검출 실험을 통하여 구현된 CNN 하드웨어 프로세서의 동작을 검증하였다.

## ABSTRACT

The cellular neural networks have the structure that consists of an array of the same cell which is a simple processing element, and each of the cells has local connectivity and space invariant template properties. So, it has a very suitable structure for the hardware implementation. But, it is impossible to have a one-to-one mapping between the CNN hardware processors and the pixels of the practical large image. In this paper, a  $5 \times 5$  CNN hardware processor with pipeline input and output that can be applied to the time-multiplexing processing scheme, which processes the large image with a small CNN cell block, is designed. The operation of the implemented  $5 \times 5$  CNN hardware processor is verified from the edge detection and the shadow detection experimentations.

## 키워드

CNN, Time-multiplexing, OTA, Pipeline

## I. 서 론

셀룰러 신경망(CNN)은 간단한 처리요소인 셀들의 어레이로 구성된 대규모 병렬처리 시스템으로써 1988년 L.O.Chua와 L.Yang에 의해 제안된 이래 윤곽선 검출, 노이즈 제거, 필터링, 문자인식 및 분류 등과 같은 영상처리

분야에 많이 응용되고 있다. 그리고 CNN은 국부적인 연결특성과 공간불변 템플릿 특성을 가지고 있어 CNN을 하드웨어로 구현할 때 배선이 용이하며 회로의 집적도를 높일 수 있다는 장점이 있다[1-5].

그러나 CNN을 하드웨어로 구현하기 위해서는 CNN 하드웨어 프로세서인 셀과 실제 영상에 포함된 모든 화소

---

\* LG 이노텍 Power 연구실

접수일자 : 2005. 11. 15

\*\* 금오공과대학교 전자공학부

를 1:1로 매핑을 하여야 한다. 예를 들어  $256 \times 256$  영상 화소를 처리하기 위해서는  $256 \times 256$  셀 어레이를 갖는 CNN 회로가 필요하다. 그러므로 실제 영상의 화소와 동일한 대규모의 셀 어레이 구성과 그에 따른 과도한 입·출력 배선으로 인해 대규모 영상의 처리에 실제로 적용할 수 있는 크기의 CNN 하드웨어를 구현하는 것은 현 상황에서는 불가능하다.

이에 본 논문에서는 소규모의 CNN 셀 블록을 이용하여 대규모의 영상입력을 처리하는 실용적인 방법인 시다중화 영상처리 기법을 적용할 수 있는 파이프라인 입·출력 구조를 갖는 CNN 하드웨어 프로세서를 설계하였다.

시다중화 기법은 실영상을 작은 부분영상으로 분할하여 블록단위로 처리하는 기법이다. 이때 부분영상의 블록 크기는 CNN 하드웨어 프로세서의 크기와 동일하며, 이 CNN 프로세서는 전체 입력 영상을 분할된 블록별로 좌에서 우로, 위에서 아래로 연속적으로 스캐닝하면서 영상을 처리한다[6,7]. 그러나  $m \times n$  CNN 하드웨어 프로세서가 병렬로 동작하는 경우 이에 필요한 입력과 출력 배선이 각각  $m \times n$ 이므로 프로세서의 크기가 증가함에 따라 그에 필요한 입·출력 배선 수가 급격히 증가한다. 따라서 입·출력 배선 수를 현실에 적합하도록 설계할 필요가 있다.

본 논문에서는 행 단위로 영상입력을 받아들이고 처리된 영상을 행 단위로 출력시키는 파이프라인 입·출력 구조를 갖는 CNN 하드웨어 프로세서를 설계하여 입·출력 배선 수의 과다로 인한 하드웨어 구현의 문제점을 해결하였다. 그리고 시다중화 기법을 적용할 수 있고 입·출력 배선을 줄이기 위한 파이프라인 입·출력구조를 갖는  $5 \times 5$  CNN 하드웨어 프로세서를 구현하고, 입력영상의 윤곽선 검출과 그림자 검출 실험을 통하여 그 동작을 검증하였다.

## II. $5 \times 5$ CNN 하드웨어 프로세서 설계

셀룰러 신경망은 동일한 셀들이  $m$ 개의 행과  $n$ 개의 열로 배열된  $m \times n$  어레이 구조를 가지며, 기본 단위 셀의 상태방정식과 출력방정식은 식(1)과 식(2)와 같다.

$$C_x \frac{dv_{xij}(t)}{dt} = -\frac{1}{R_x} v_{xij}(t)$$

$$+ \sum_{C(k,l) \in N_r(i,j)} A(i,j;k,l) v_{ykl}(t) \\ + \sum_{C(k,l) \in N_s(i,j)} B(i,j;k,l) v_{ukl} + I_b \quad (1)$$

$$v_{yij}(t) = \frac{1}{2}(|v_{xij}(t) + 1| - |v_{xij}(t) - 1|) \quad (2)$$

$$1 \leq i \leq m, \quad 1 \leq j \leq n$$

여기서,  $v_{xij}(t)$ 는 셀  $C(i,j)$ 의 상태전압,  $I_b$ 는 바이어스 전류,  $C_x$ 와  $R_x$ 는 선형 커패시터 및 선형 저항을 나타낸다. 그리고  $A(i,j;k,l)$ 와  $B(i,j;k,l)$ 는 셀  $C(i,j)$ 와 r-거리 내에 이웃( $N_r(i,j)$ )한 모든 셀  $C(k,l)$ 에 대한 귀환 및 순방향 템플릿이며  $v_{ykl}(t)$ 는 이웃한 셀의 출력전압,  $v_{ukl}$ 은 이웃한 셀의 입력전압을 나타낸다[1-3].

그림 1은 본 논문에서 설계한 CNN 하드웨어 프로세서를 구성하는 셀로서 뉴런회로, A템플릿, B템플릿,  $R_x$ 를 OTA를 사용하여 설계하였다.





그림 1. CNN 셀  
Fig. 1. CNN cell

기본 셀의 입력과 출력에는 셀 자신의 입력값과 출력값, 이웃 셀로부터의 입력값과 출력값, 바이어스값과 셀 자신의 초기 상태값이 있다. 셀 자신의 입력값과 출력값, 이웃 셀로부터의 입력값과 출력값은 OTA로 설계된 B템플릿과 A템플릿을 통해 가중치를 적용받게 된다. 제어신호로는 입력값을 선택하고 출력값을 출력시키기 위한 RW 신호, 상태값을 0으로 만드는 RESET 신호, 초기 상태값을 설정하는 SET 신호, 셀을 동작시키는 RUN 신호가 있다. 이들 제어신호는 RW, RESET, SET, RUN 순으로 반복 동작한다. 적분회로는  $R_x$ 와  $C_x$ 로 구성되며 적분 시상


수는  $R_x$  값과  $C_x$  값에 의해 결정된다. 입력단의 커페시터는 셀 자신에 입력되는 입력값을 저장하며 출력단의 커페시터는 처리된 영상의 상태값과 출력값을 저장한다.

기본 단위 셀 회로를 설계한 후에 동일한 회로를 어레이로 배열하여  $5 \times 5$  CNN 하드웨어 프로세서를 구성하였다. 그림 2는 파이프라인 입·출력 구조를 갖는  $5 \times 5$  CNN 하드웨어 프로세서의 입·출력 배선도이다.

그림 2(a)에서 VIN1~5은 각 셀의 입력값을 로드하는 선, VINT1~5는 각 셀의 초기 상태값을 로드하는 선,



(a) 입력 배선



(b) 출력 배선

그림 2. 파이프라인 입·출력 배선  
Fig. 2. Pipeline input·output lines

VBound\_W와 VBound\_E는 CNN 어레이의 좌우 경계값을 로드하는 선이다. 이들 각 셀의 초기 상태값, 입력값과 경계값은 RW 신호에 의해서 각 셀에 행 단위로 로드된다. 그럼 2(b)에서  $v_{xij}$ 와  $v_{yij}$ 은 처리된 상태값과 출력값을 로드하는 선이며 RW 신호에 의해 행 단위로 출력된다.

RW 신호는 RW0~RW6까지의 필스신호로 구성되며 각 신호는 순차적으로 발생한다. 각 신호에 따른 CNN 하드웨어 프로세서의 동작은 그림 3과 같으며 다음과 같은 과정으로 진행된다.

R/W0 신호일 때 1행의 각 셀에 셀 외각 상측 경계값을 로드한다. R/W1 신호일 때 1행의 각 셀에 자신의 입력값과 초기값, 좌우의 셀로부터의 입력값, 셀 외각 좌우 경계값을 로드하며 2행의 각 셀에 1행의 입력값을 로드한다. 동시에 이전 주기에서 처리된 1행의 각 셀 출력값을 출력선에 로드한다. R/W2 신호일 때 2행의 각 셀에 자신의 입력값과 초기값, 좌우의 셀로부터의 입력값, 셀 외각 좌우 경계값을 로드하며 1행과 3행의 각 셀에 2행의 입력값을 로드한다. 동시에 이전 주기에서 처리된 2행의 각 셀 출력값을 출력선에 로드한다. R/W3~RW5 신호일 때도 RW2 신호와 같은 방법으로 입력값과 초기값, 경계값, 출력값을 로드한다. RW5 신호일 때는 RW1 신호와 같은 방법으로 5행의 각 셀에 자신의 입력값과 초기값, 좌우의 셀로부터의 입력값, 셀 외각 좌우 경계값을 로드하며 4행의 각 셀에 5행의 입력값을 로드한다. 동시에 이전 주기에서




그림 3. RW 신호에 따른 셀 입력  
Fig. 3. Cell inputs for the RW signals

처리된 5행 각 셀의 출력 영상값을 출력 선에 로드한다. 그리고 R/W6 신호일 때는 RW0 신호와 같은 방법으로 5 행의 각 셀에 셀 외각 하측 경계값을 로드한다. RW 신호 다음에 발생하는 RESET 신호에 의해 모든 셀의 상태값을 0으로 리셋하며 그 다음에 발생하는 SET 신호에 의해 모든 셀의 초기 상태값을 로드한다. 마지막으로 RUN 신호에 의해 행 단위로 각 셀에 입력된 입력값을 모든 셀에 동시에 인가하여 영상처리 연산을 수행하게 된다. 이러한 과정은 모든 입력 데이터를 처리할 때까지 반복하여 수행하게 된다.

### III. 실험 및 고찰

#### 1. 기본 단위 셀 회로 및 동작특성

구현된  $5 \times 5$  CNN 하드웨어 프로세서의 동작은 기본 단위 셀의 A템플릿, B템플릿,  $V_{bias}$ ,  $R_s$ , 뉴런 회로의 파라미터 값을 설정한 후에 단위 셀의 각 부분에 대한 실험을 하였다.

뉴런회로는 그림 4와 같이 구성하였으며  $I_D$ 에 의하여 뉴런의 기울기를 조절할 수도 있다.





그림 4. 뉴런 회로

Fig. 4. Neuron circuit



(a) 정특성

(b) 부특성

그림 5. 뉴런 특성 파형  
Fig. 5. Neuron characteristic waveform

뉴런 회로의 출력파형은 그림 5와 같다. 입력전압이  $-1V \sim +1V$ 일 때  $-0.4V \sim +0.4V$ 사이에서는 출력전압이  $-0.4V \sim +0.4V$ 로 선형적으로 변하며 그 외의 구간에서는  $-0.4V$  또는  $+0.4V$ 로 일정함을 확인할 수 있다.

A템플릿과 B템플릿 회로는 그림 6과 같이 구성하였으며 OTA 앞단의 크로스바 스위치에 의하여 템플릿의 부호를 변경할 수 있도록 구성하였다.  $10K\Omega$  저항은 전류 측정대신 전압으로 측정하기 위한 부하저항이다.





그림 6. 템플릿 회로

Fig. 6. Template circuit



(a) 1배

(b) -1배




그림 7. A템플릿 특성 파형

Fig. 7. A template characteristic waveform




그림 8. B템플릿 특성 파형

Fig. 8. B template characteristic waveform

A템플릿과 B템플릿 값에 따른 특성 파형은 그림 7과 8과 같다. A템플릿 특성 파형인 그림 7에서 입력전압이  $-0.5V \sim +0.5V$  사이일 때 가중치가 1배인 경우는 출력전압이  $-0.5V \sim +0.5V$ 이며, 4배인 경우  $-2V \sim +2V$ 로 출력됨을 볼 수 있다. B템플릿 특성 파형인 그림 8에서 입력전압이  $-5V \sim +5V$ 일 때 가중치가 1배인 경우는 출력전압이  $-0.5V \sim +0.5V$ 이며, 4배인 경우는  $-2V \sim +2V$ 가 출력됨을 확인할 수 있다.

OTA 저항 회로는 그림 9와 같이 구성하였으며  $V_{out}$ 과 접지 사이의 저항값  $R_x$ 를  $I_D$ 에 의해 가변할 수 있어 적분 시정수를 조절할 수 있다.


그림 9. OTA 저항 회로  
Fig. 9. OTA resistor circuit

그림 10은 OTA 저항인  $R_x$ 의 특성 파형을 나타낸다. 여

기에서  $R_x$ 의 값은  $10K\Omega$ 으로 설정하였으며 OTA 저항과 직렬로  $10K\Omega$  고정저항을 부가하여 측정하였다. 입력신호가  $-10V \sim +10V$ 인 경우에 출력전압이  $-5V \sim +5V$ 이며 선형성이 뛰어남을 확인할 수 있다.





그림 10. Rx 특성 파형

Fig. 10. Rx characteristic waveform

## 2. 윤곽선 검출

구현된  $5 \times 5$  CNN 프로세서의 동작은 그림 11(a)과 같은 입력영상에 대해서 윤곽선 검출을 실험해 보았다. 윤곽선 검출에 사용된 A템플릿과 B템플릿 값은 그림 12와 같으며 윤곽선 검출된 출력파형은 그림 11(b)과 같다.



(a) 입력영상

(b) 출력영상

그림 11. 입력영상 및 출력영상  
Fig. 11. Input image and output image

0	-0.5	0
-0.5	2	-0.5
0	1	0
0	-0.5	0

(a) A 템플릿

(b) B 템플릿

그림 12. A 템플릿 및 B 템플릿  
Fig. 12. A template and B template

실제로 측정된 윤곽선 검출 파형은 그림 13과 같으며 (a)~(e)에서 1번째 출력되는 Low, Low, High, Low, Low 파형은 1행에 있는 5개 셀에 대한 각각의 출력파형이다. 2번째 출력되는 Low, High, Low, High, Low 파형은 2행에 있는 5개 셀에 대한 각각의 출력파형이며, 3번째 출력되는 High, Low, Low, Low, High 파형은 3행에 있는 5개 셀에 대한 각각의 출력파형이다. 나머지 4행과 5행에 있는 각 셀에 대한 출력파형은 2행과 1행에 있는 각 셀의 출력파형과 같다. 이와 같이 윤곽선 처리된 영상이 행단위로 순차적으로 출력됨을 확인할 수 있다.




그림 13. 윤곽선 검출된 파형  
Fig. 13. Edge detected waveform

### 3. 그림자 검출

구현된  $5 \times 5$  CNN 프로세서를 이용하여 그림 14(a)와 같은 입력영상에 대해서 왼쪽에서 본 그림자 검출 실험을

해 보았다. 왼쪽에서 본 그림자 검출에 사용된 A템플릿과 B템플릿 값은 그림 15와 같으며 왼쪽에서 본 그림자 검출의 출력파형은 그림 14(b)와 같다.

실제로 측정된 그림자 검출 파형은 그림 16과 같으며 (a)~(e)에서 1번째로 출력되는 Low, Low, Low, Low, Low 파형은 1행에 있는 5개 셀에 대한 각각의 출력파형이다. 2번째와 3번째로 출력되는 Low, Low, High, High, High 파형은 2행과 3행에 있는 5개 셀에 대한 각각의 출력파형이다. 4번째로 출력되는 Low, High, High, High, High 파형은 4행에 있는 5개 셀에 대한 각각의 출력파형이다. 5번째로 출력되는 Low, Low, Low, Low, Low 파형은 5행에 있는 5개 셀에 대한 각각의 출력파형이다. 이와 같이 윤곽선 처리된 영상이 행단위로 순차적으로 출력됨을 확인할 수 있다.





그림 14. 입력영상 및 출력영상  
Fig. 11. Input image and output image

0	0	0
2	2	0
0	0	0


(a) A 템플릿      (b) B 템플릿

그림 15. A 템플릿 및 B 템플릿  
Fig. 15. A template and B template




(a) 셀11 ~ 셀51

(b) 셀12 ~ 셀52



(c) 셀13 ~ 셀53

(d) 셀14 ~ 셀54



(e) 셀15 ~ 셀55

그림 16. 그림자 검출된 파형  
Fig. 16. Shadow detected waveform

#### IV. 결 론

본 논문에서는 소규모의 CNN 셀 블록을 이용하여 대규모의 영상입력을 처리할 수 있는 시다중화 처리 기법을 적용할 수 있는 파이프라인 입·출력 구조를 갖는  $5 \times 5$  CNN 하드웨어 프로세서를 설계하였다.

본 논문에서 설계된 CNN 프로세서는 A템플릿과 B템플릿의 값을 조절가능 하도록 설계하였으므로 다양한 영

상처리가 가능하다. 그리고 단순한 2진 상태가 아닌 높은 정도의 해상도를 요구하는 분야까지 이용할 수 있도록 셀의 최종 상태값을 출력하도록 하였다. 구현된  $5 \times 5$  CNN 하드웨어 프로세서를 이용하여 입력 영상의 윤곽선 검출과 그림자 검출 실험을 통하여 구현된  $5 \times 5$  CNN 하드웨어 프로세서의 기능이 정상적으로 동작함을 확인하였으며 행 단위로 입·출력이 가능하도록 설계하여 과도한 배선에 따른 하드웨어 구현의 문제점을 해결하였다. 그러나 전체 영상을 부분영상으로 나누어 블록 단위로 영상처리를 하는 관계로 블록 수에 비례하여 전체 영상처리 시간이 증가하므로 부분영상 처리를 위한 CNN 하드웨어 프로세서의 규모를 최대한 줄여 처리할 블록 수를 감소시킬 필요가 있다.

추후 연구과제는 본 연구에서 구현한  $5 \times 5$  CNN 프로세서를 PC와의 인터페이스를 통해서 전체 영상에 대한 부분영상을 순차적으로 입력하고 블록 처리된 영상정보를 조합하여 대규모 영상의 처리 및 다양한 영상처리에 응용 할 수 있는 영상처리 시스템을 구축하는 것이다.


#### 참고문헌

- [1] L. O. Chua and L. Yang, "Cellular neural networks: Theory", *IEEE Trans. Circuits & Systems*, vol. CAS-35, pp. 1257-1272, Oct. 1988.
- [2] L. O. Chua and L. Yang, "Cellular neural networks: Applications", *IEEE Trans. Circuits & Systems*, vol. CAS-35, pp. 1273-1289, Oct. 1988.
- [3] L. O. Chua and T. Roska, "The CNN paradigm", *IEEE Trans. Circuits and Systems*, vol. CAS-40, pp.147-155, March 1993.
- [4] A. Rodriguez-Viquez, S. Espejo, R. Domguez Castro, "Current Mode Technique for the Implement of Continuous and Discrete-Time Cellular Neural Networks", *IEEE Trans. On Circuits and Systems*, vol. 40, No. 3, pp. 147-155, 1993.
- [5] Bing J. Sheu. and Joongho Choi, "Neural Information Processing and VLSI", Kluwer Academic Publishers, pp. 97-145, 1995.
- [6] C.C. Lee and J. Pineda de Gyvez, "Time Multiplexing CNN Simulator", *Proc. IEEE Int.*

*Symposium on Circuits and Syst.*, pp. 407-410, Dec.  
1994.

- [7] A. A. H. EL-Shafei and M. I. Sobhy, "A Time-Multiplexing Simulator for Cellular Neural Network(CNN)", Fifth International Workshop on Cellular Neural Networks and their Applications, pp. 224-229, April 1998.

저자소개



김승수(Seung-Soo Kim)

1998년 금오공과대학교 기계공학  
과(공학사)  
2004년 금오공과대학교 대학원 전  
자공학과(공학석사)

2004년 ~ 현재 LG 이노텍 Power 연구실 연구원  
※ 관심분야 : 신경망, 영상처리, 아날로그회로설계



전홍우(Heung-Woo Jeon)

1980년 한국항공대학 전자공학과  
(공학사)  
1988년 고려대학교 대학원 전자공  
학과(공학박사)

1989년 ~ 현재 금오공과대학교 전자공학부 교수  
※ 관심분야 : 신경망, 영상처리, 집적회로설계