Journal of KIISE:Computer Systems and Theory (한국정보과학회논문지:시스템및이론)

Korean Institute of Information Scientists and Engineers (한국정보과학회)
권호 표지

An Efficient Bit-serial Systolic Multiplier over GF($2^m$)

GF($2^m$)상의 효율적인 비트-시리얼 시스톨릭 곱셈기

  • 이원호 (위덕대학교 컴퓨터멀티미디어공학부) ;
  • 유기영 (경북대학교 컴퓨터공학과)
  • Published : 2006.02.01
Download PDF
⟨ Previous Next ⟩

Abstract

The important arithmetic operations over finite fields include multiplication and exponentiation. An exponentiation operation can be implemented using a series of squaring and multiplication operations over GF($2^m$) using the binary method. Hence, it is important to develop a fast algorithm and efficient hardware for multiplication. This paper presents an efficient bit-serial systolic array for MSB-first multiplication in GF($2^m$) based on the polynomial representation. As compared to the related multipliers, the proposed systolic multiplier gains advantages in terms of input-pin and area-time complexity. Furthermore, it has regularity, modularity, and unidirectional data flow, and thus is well suited to VLSI implementation.

현대 통신 분야에서 많이 응용되고 있는 유한 필드상의 중요한 연산근 곱셈과 지수승 연산 등이 있다. 유한 필드에서 지수 연산은 이진 방법을 이용하여 곱셈과 제곱을 반복함으로서 구현될 수 있다. 그래서 이러한 연산들을 위한 빠른 알고리즘과 효율적인 하드웨어 구조 개발이 중요하다. 본 논문에서는 GF($2^m$)상의 MSB-우선 곱셈 연산을 위한 효율적인 비트-시리얼 시스톨릭 곱셈기를 구현하였다. 제안된 곱셈기는 지수 연산기의 핵심 회로로 사용될 수 있으며 기존의 곱셈기들과 비교하여 보다 적은 입력-단자의 수와 공간-시간 복잡도를 가진다. 그리고 제안된 구조는 정규성과 모듈성, 단 방향 자료 흐름을 가지기 때문에 VLSI 칩과 같은 하드웨어로 보다 쉽게 구현할 수 있다.

Keywords

References

  1. C. S. Yeh, I. S. Reed, T. K. Truong, 'Systolic multipliers for finite fields GF($2^m$),' IEEE Trans. Computer, Vol.C-33, pp.357-360, 1984 https://doi.org/10.1109/TC.1984.1676441
  2. P. A. Scott, S. E. Tavares, L. E. Peppard, 'A fast VLSI multiplier for GF($2^m$),' IEEE J. Selected Areas in Communication, Vol.4, pp.62-66, 1986 https://doi.org/10.1109/JSAC.1986.1146305
  3. S. Bandyopadhyay, A. Sengupta, 'Algorithms for multiplication in Galois field for implementing using systolic arrays,' Proc. Inst. Elect. Eng., Vol.35, pp.336-339, 1988
  4. C. L. Wang, J. L. Lin, 'Systolic Array Implementation of Multipliers for finite fields GF($2^m$),' IEEE Trans. Circuits Systems, Vol.38, pp.796-800, 1991 https://doi.org/10.1109/31.135751
  5. M. C. Mekhallalati and A. S. Ashur, 'Novel Structures for Serial Multiplication over the Finite Field GF($2^m$),', Workshop on VLSI Signal Processing, Vol.IX, pp.65-74, 1996
  6. S. K. Jain, L. Song, K. K. Parhi, 'Efficient Semisystolic Architectures for Finite-Field Arithmetic,' IEEE Trans. on VLSI Systems, Vol.6. pp.101-113, 1998 https://doi.org/10.1109/92.661252
  7. C. L. Wang and J. H. Guo, 'New Systolic Array for C + $AB^2$, 'Inversion and Division in GF($2^m$),', IEEE Trans. Computer, vol.49, pp.1120-1125, 2000 https://doi.org/10.1109/12.888047
  8. N. Y. Kim, H. S. Kim, and K. Y. Yoo, 'Computation of $AB^2$ multiplication in GF($2^m$) using low-complexity systolic architecture,' lEE Proc. Circuits, Devices & Systems, vol.150, No.2, pp.119-123, 2003 https://doi.org/10.1049/ip-cds:20030337
  9. 이원호, 유기영 '공간 효율적인 비트-시리얼 제곱/곱셈기 및 $AB^2$-곱셈기', 정보과학회 논문지: 시스템 및 이론, 제31권, 제1\cdot2호, pp.1-9, 2004
  10. S. Y. Kung, VLSI Array Processors, PrenticeHall, Englewood Cliffs, NJ, 1988
  11. K. Y. Yoo 'A Systolic Array Design Methodology for Sequential Loop Algorithms,' Ph.D. thesis, Rensselaer Polytechnic Institute, Troy, NY, 1992
  12. D. D. Gajski, Principles of Digital Design, Prentice Hall, Upper Saddle River, NJ, 1997