

포워드 컨버터의 노드확장에 의한 전도성 노이즈 감소에 관한 연구

論 文

55B-7-6

A Study on Reduction of Conducted-Noise by the Expanded Node of the Forward Converter

李熙勳* · 權營顔†
(Hee-Hoon Yi · Young-Ahn Kwon)

Abstract – The switch mode power supply is a source of EMI with other equipment as well as with its own proper operation because of rapid changes in voltages and currents within a switching converter. The EMI is transmitted in two forms: radiated and conducted. Conducted noise consists of two categories known as the differential mode and the common mode. Common mode noise current is a major source of EMI in the switch mode power supply. Recently, a current balancing technique has been studied to reduce the common mode noise. This paper investigates the reduction of common mode noise according to a node expansion of the switch mode power supply which is based on a current balancing technique. In this paper, seven PCB patterns of the forward converter are manufactured and experimented.

Key Words : EMI, Conducted Noise, Common Mode Noise, Current Balancing Technique, Node Expansion, Forward Converter

1. 서 론

대부분의 전기전자시스템에 내장되는 전원장치의 고유기능은 일정하고 반복적인 전원을 회로에 공급하는 것이며, 상용 전원과 회로사이의 연계 장치로서 동작한다. 전형적으로 선형 전원장치는 30~60%의 낮은 효율을 가지는 반면에, 스위치모드 전원장치(SMPS)는 70~90%의 높은 효율을 가진다[1]. 그러나 높은 효율을 나타내는 SMPS에서 전력소자의 스위칭 동작은 광범위한 간섭스펙트럼을 발생한다[2]. 일반적인 SMPS 스위칭에서 급격한 전압변화(dv/dt) 및 전류변화(di/dt) 때문에 고주파 영역의 고조파에 상당히 높은 에너지레벨을 포함하게 되며, SMPS를 내장한 전기전자장치는 자체 시스템뿐만 아니라 주변장치의 동작에도 EMI 원인이 된다[3,4]. 본 논문에서는 전기전자장치 EMI의 주요 원인이 되는 SMPS에서 전도성 노이즈를 연구한다.

전도성 노이즈는 결합경로에 따라 공통모드(common mode) 및 차동모드(differential mode)로 구분하며, SMPS의 노이즈 감소를 위한 EMI 필터에서 회로구성 소자는 공통모드 또는 차동모드에 영향을 준다. 효과적인 노이즈 진단 및 감소를 위해서 노이즈 분리기를 사용한 공통모드 및 차동모드의 분리방법이 제안되었으며[5], 규정된 주파수범위 내에서 지배적인 노이즈성분과 관련된 필터소자를 조정하는 체계적인 필터 설계방법이 제시되었다[6-8]. 이러한 방법은 체계적이고 효과적이지만 추가적인 소자가 요구되는 방법이며

20MHz 이상의 고주파대역에서 발생하는 노이즈는 제외하고 있다. 최근, 공통모드 노이즈가 시스템 불평형의 결과이므로 이를 억제하기 위한 방법으로서 노이즈 전류의 평형기법에 의한 공통모드 노이즈를 감소시키는 방법이 연구되었다[9]. 이 방법은 노이즈 소스를 감소시키는 방법이므로 근본적인 노이즈 감소대책이며, SMPS에서 대부분의 경우 노이즈성분은 공통모드 노이즈이므로[10] 효과적인 노이즈대책이 된다.

본 논문에서는 전도성 노이즈 감소를 감소하기 위하여, 노이즈 전류의 평형기법을 이용하여 SMPS의 1차 및 2차 측의 노드 확장에 따른 공통모드 노이즈 감소를 연구한다. 이를 위하여 SMPS의 적용사례로써 7가지 PCB 패턴의 포워드 컨버터를 제작하고 실험을 수행한다.

2. 전도성 노이즈

전자파 적합성(EMC)은 외부장비에 미치는 영향정도를 살펴보는 전자파 노이즈와 외부장비 노이즈에 대한 내성정도를 살펴보는 전자파 수용성으로 구분한다. 그리고 전자파 노이즈는 전원선을 통해 전달되는 전도성 노이즈와 공중으로 전달되는 방사성 노이즈로 구분되며, 전도성 노이즈는 노이즈 전류의 결합경로에 따라 공통모드 및 차동모드로 구분된다. 전도성 노이즈의 제한 목적은 노이즈 전류가 전기설비의 공동전원에 도달하지 않도록 전기전자장치의 전원코드로 흘러나가는 노이즈 전류를 제한하는 것이다. 따라서 전도성 노이즈를 진단하기 위해서는 전기전자장치의 외부 전원코드를 통과하는 노이즈 전류를 측정한다. 그림 1은 본 논문에서 수행하는 단상 3선식 전원연결에서 노이즈 측정시스템의 구성도이다. 단상 3선식 전원연결에서 공통모드는 상전선 및 중성선에서 접지선으로 흐르는 결합경로이며, 차동모드는 상전선에서 중성선으로 흐르는 경로를 구성한다. 공통모드 노이즈는 기생 커패시터를 통해 흐르는 변위전류

* 교신저자, 正會員 : 釜山大 工大 電子電氣通信工學部 教授 ·
工博

E-mail : yakwon@pusan.ac.kr

• 正會員 : 現代自動車(株) 研究開發總括本部 社員

接受日字 : 2006年 2月 20日

最終完了 : 2006年 6月 5日

가 주된 원인이며, 차동모드 노이즈는 스위칭 소자의 맥동 중에 필터링되지 않은 부분이 원인이 된다[7].




그림 1 전도성 노이즈 측정시스템 구성

Fig. 1 Measurement system of conducted noise

그림 2는 시험 주파수 범위에서 전도성 노이즈 해석을 간단하게 하기 위한 노이즈 등가회로를 나타낸다.




그림 2 시험 주파수 범위에서 LISN의 노이즈 등가회로

Fig. 2 Noise equivalent circuit of LISN in the test frequency

그림 2에서 LISN(Line Impedance Stabilization Network)은 노이즈에 영향을 주는 시험장소의 임피던스가 시험장소에 상관없이 일정하도록 상전선과 접지선 사이 및 중성선과 접지선 사이에 일정한 임피던스를 제공하고, 피검장비의 노이즈만을 측정하기 위하여 외부노이즈를 차단한다. 전도성 노이즈 시험은 각 규격에서 요구하는 시험 주파수 범위에 대하여 이 두 가지가 만족되는 환경에서 측정되어야 한다. 노이즈 제한에 관련된 규격의 부합여부를 확인하기 위해 50 Ω 저항의 양단전압 \hat{V}_P 와 \hat{V}_N 을 측정하면 노이즈 전류 \hat{I}_P 와 \hat{I}_N 와의 관계는 다음과 같이 된다.

$$\hat{V}_P = 50 \hat{I}_P \quad (1)$$

$$\hat{V}_N = 50 \hat{I}_N \quad (2)$$

여기서 ^은 페이저를 나타낸다.

그림 2의 등가회로에서 노이즈 전류와 공통모드 및 차동모드 전류와의 관계는 다음과 같다.

$$\hat{I}_P = \hat{I}_C + \hat{I}_D \quad (3)$$

$$\hat{I}_N = \hat{I}_C - \hat{I}_D \quad (4)$$

식 (3) 및 식 (4)에서 노이즈전류는 공통모드 및 차동모드 전류의 합이나 차로서 나타난다. 따라서 노이즈를 효과적으로 감소시키기 위해서는 공통모드 및 차동모드 성분을 분리하여 그 주파수에서 지배적인 성분을 확인하고 이를 감소시켜야 한다.

3. 전류평형 기법에 의한 노이즈 감소

전도성 노이즈의 효과적인 노이즈 진단 및 감소를 위해서 노이즈 분리기를 사용한 공통모드 및 차동모드의 분리방법, 지배적인 노이즈 성분과 관련된 필터소자를 조정하는 체계적인 EMI 필터 설계방법, 노이즈전류를 평형시킴으로써 공통모드 노이즈를 감소시키는 방법 등이 연구되었다[5-9]. 본 논문에서는 전도성 노이즈 감소를 위하여, 노이즈 전류의 평형기법을 이용하여 포워드 컨버터의 1차 및 2차 측의 노드 확장에 따른 공통모드 노이즈 감소를 연구한다.

본 논문에서 사용하는 포워드 컨버터에서 전도성 노이즈의 공통모드 및 차동모드 노이즈 전류 경로를 그림 3과 같이 고려하였다.




그림 3 공통모드 및 차동모드 노이즈 전류의 경로

Fig. 3 Paths of CM and DM noise currents

전형적인 SMPS에서 전도성 노이즈 중 공통모드 노이즈가 지배적이므로[10] 공통모드 노이즈가 억제될 수 있다면 전체 노이즈를 크게 감소시킬 수 있다. 그림 3과 같이 스위칭 소자와 그라운드 사이의 기생커패시턴스 C_q , 다이오드소자와 그라운드사이의 기생커패시턴스 C_d , 변압기 내부권선 커패시턴스 C_t 외에 1차 및 2차 측 각 노드와 그라운드 사이의 기생커패시턴스 C_1, C_2, C_3, C_4, C_5 가 고려된다. 그림 3에서 외부에 전달되는 공통모드 노이즈를 감소시키기 위해서는 LISN의 저항에 흐르는 전류를 억제해야 한다. LISN의 저항에 흐르는 전류 \hat{I}_o 는 키르히호프 전류법칙에 의해 다음과 같다.

$$\hat{I}_o = \hat{I}_q + \hat{I}_d + \hat{I}_1 + \hat{I}_2 + \hat{I}_3 + \hat{I}_4 + \hat{I}_5 \quad (5)$$

여기서 \hat{I}_o 를 감소시키기 위해서 $\hat{I}_q, \hat{I}_d, \hat{I}_1, \hat{I}_2, \hat{I}_3, \hat{I}_4, \hat{I}_5$ 를 각각 저감해야 하므로 노이즈 전류에 비례하는 기생 커패시턴스 $C_q, C_d, C_1, C_2, C_3, C_4, C_5$ 를 각각 감소하는 방안이 있으나 감소에는 제약이 따른다. 대안으로 회로 밖으로 흘러나오는 공통모드 전류노이즈 전류를 평형기법에 의하여 최소화하는 방안이 제시되었다. 그림 3의 포워드 컨버터에서 각 노이즈

전류의 위상이 다르면 서로 상쇄될 수 있다. 즉, 노이즈 전류의 평형상태에서 컨버터를 동작시키면 공통모드 노이즈는 감소하게 되며, 이 방법은 노이즈 소스를 감소시키는 방법으로서 가장 근본적인 대책이 된다. 본 논문에서는 이 방법을 근거로 하여 포워드 컨버터에서 1차 및 2차 측의 노드 확장에 따른 공통모드 노이즈 감소를 연구한다. 그림 4는 실험에 사용되는 포워드 컨버터의 시뮬레이션 결과로서 기생커패시터전류 \hat{I}_q , \hat{I}_d , \hat{I}_3 과 \hat{I}_5 , \hat{I}_1 과 \hat{I}_4 , \hat{I}_P 와 \hat{I}_N 을 순서대로 나타내었다.




그림 4 공통모드 노이즈전류 평형효과 시뮬레이션
Fig. 4 Simulation of CM noise current balancing effect

그림 4(a)에서는 모든 기생커패시터 C_q , C_d , C_1 , C_2 , C_3 , C_4 , C_5 의 값을 10pF라고 가정하였다. 여기서 \hat{I}_q 파형은 다른 기생커패시터 전류에 비해 아주 큰 값을 가지는데 공통모드 노이즈 전류를 억제하기 위해서는 노이즈전류 \hat{I}_q 를 감소시

키고 다른 기생커패시터 전류를 증가시켜야 한다. 그림 4(b)에서는 스위칭노드의 기생 커패시턴스 C_q 의 값을 5pF로 감소시키고 나머지 노드 중 영향력이 가장 큰 C_d 를 15pF로 증가시켰다. 결과에서 \hat{I}_q 는 감소하고 \hat{I}_d 는 증가하였으며, LISN에서 검출되는 노이즈전류 \hat{I}_P 및 \hat{I}_N 이 현격히 감소했음을 확인할 수 있다.

4. 적용사례 및 검토

본 논문에서는 적용사례로서 50W급 포워드 컨버터를 제작하여 적용한다. 포워드 컨버터에서 노이즈전류 평형기법을 근거로 하여 7가지 PCB 패턴을 제작하였다.

그림 5는 본 논문에서 제작한 기본 포워드 컨버터의 PCB 패턴과 외관을 나타낸다. PCB 전체면적은 4800×3100mil (121.92×78.74mm)이며, 프레임의 크기는 125×80×40mm이다. 구조적인 영향성을 배제하기 위해 7가지 패턴에 동일한 소자, 레이아웃, 방열판 및 프레임을 적용하고, 변압기와 인덕터는 장착이 가능하도록 제작하여 반복하여 적용하였다.




그림 5 기준 포워드 컨버터의 PCB 패턴과 외관
Fig. 5 Reference PCB pattern and actual converter

그림 6은 본 논문에서 제작한 포워드 컨버터에서 노이즈 분리기로 측정한 공통모드 노이즈 레벨을 나타내며, PCB 패턴에 의한 공통모드 노이즈의 영향을 고려하기 위하여 EMI 필터를 사용하지 않고 노이즈 레벨을 측정한 결과이다. CISPR22 규정제한에 따라 측정 주파수범위는 150kHz부터 30MHz까지이고 분해능대역폭은 9kHz로 설정하였으며 스펙

트럼 분석기의 측정시간은 400ms로 설정하였다. 그림 6에서 실선은 CISPR22 규격의 노이즈 제한 선을 나타낸다.




그림 6 기준 포워드 컨버터에서 공통모드 노이즈 레벨
Fig. 6 CM noise level of the reference forward converter

그림 7은 기본 포워드 컨버터의 기준 PCB 패턴에 대하여 변압기 1차 측의 (+) 노드면적을 확대하여 C_1 의 값을 증가시킨 PCB 패턴이다.




그림 7 1차 측 (+)노드 확장 PCB 패턴
Fig. 7 PCB pattern of the expanded primary (+) node

그림 8은 1차 측 (+)노드 확장 PCB 패턴의 포워드 컨버터에서 노이즈분리기로 측정한 공통모드 노이즈 레벨을 나타낸다.




그림 8 1차 측 (+)노드 확장 PCB 패턴의 공통모드 노이즈
Fig. 8 CM noise level in the expanded primary (+) node

그림 9는 기본 포워드 컨버터의 기준 PCB 패턴에 대하여

변압기 1차 측의 (-) 노드면적을 확대하여 C_2 및 C_4 의 값을 증가시킨 PCB 패턴이다.




그림 9 1차 측 (-)노드 확장 PCB 패턴
Fig. 9 PCB pattern of the expanded primary (-) node

그림 10은 1차 측 (-)노드 확장 PCB 패턴의 포워드 컨버터에서 노이즈분리기로 측정한 공통모드 노이즈 레벨을 나타낸다.




그림 10 1차 측 (-)노드 확장 PCB 패턴의 공통모드 노이즈
Fig. 10 CM noise level in the expanded primary (-) node

그림 11과 12는 기본 포워드 컨버터의 기준 PCB 패턴에 대하여 변압기 2차 측의 (+) 노드면적을 확대하여 C_6 및 C_8 의 값을 증가시킨 PCB 패턴과 이 경우의 포워드 컨버터에서 노이즈분리기로 측정한 공통모드 노이즈 레벨을 각각 나타낸다.




그림 11 2차 측 (+)노드 확장 PCB 패턴
Fig. 11 PCB pattern of the expanded secondary (+) node




그림 12 2차 측 (+)노드 확장 PCB 패턴의 공통모드 노이즈
Fig. 12 CM noise level in the expanded secondary (+) node

그림 13과 14는 기본 포워드 컨버터의 기준 PCB 패턴에 대하여 변압기 2차 측의 (-) 노드면적을 확대하여 C_5 의 값을 증가시킨 PCB 패턴과 이 경우의 포워드 컨버터에서 노이즈 분리기로 측정한 공통모드 노이즈 레벨을 각각 나타낸다.




그림 13 2차 측 (-)노드 확장 PCB 패턴
Fig. 13 PCB pattern of the expanded secondary (-) node




그림 14 2차 측 (-)노드 확장 PCB 패턴의 공통모드 노이즈
Fig. 14 CM noise level in the expanded secondary (-) node

그림 15와 16은 기본 포워드 컨버터의 기준 PCB 패턴에 대하여 변압기 1차 및 2차 측의 (+) 노드면적을 확대하여 C_1 , C_3 , C_4 의 값을 증가시킨 PCB 패턴과 이 경우의 포워드 컨버터에서 노이즈분리기로 측정한 공통모드 노이즈 레벨을 각각 나타낸다.




그림 15 1차 및 2차 측 (+)노드 확장 PCB 패턴
Fig. 15 PCB pattern of the expanded primary and secondary (+) node




그림 16 1차 및 2차 측 (+)노드 확장 PCB 패턴의 공통모드 노이즈
Fig. 16 CM noise level in the expanded primary and secondary (+) node

그림 17과 18은 기본 포워드 컨버터의 기준 PCB 패턴에 대하여 변압기 1차 및 2차 측의 (-) 노드면적을 확대하여 C_2 , C_4 , C_5 의 값을 증가시킨 PCB 패턴과 이 경우의 포워드 컨버터에서 노이즈분리기로 측정한 공통모드 노이즈 레벨을 각각 나타낸다.




그림 17 1차 및 2차 측 (-)노드 확장 PCB 패턴
Fig. 17 PCB pattern of the expanded primary and secondary (-) node




그림 18 1차 및 2차 측 (-)노드 확장 PCB 패턴의 공통모드 노이즈

Fig. 18 CM noise level in the expanded primary and secondary (-) node

본 논문에서 제작한 7가지 PCB 패턴의 포워드 컨버터에서 상기한 실험결과를 검토하면, 변압기 1차 및 2차 측 노드를 확장하는 경우에 기준 PCB 패턴의 포워드 컨버터의 공통모드 노이즈와 차이를 나타내고 있으며 각각의 노드 확장 위치에 따라 다른 노이즈 레벨을 나타내고 있다. 기준 PCB 패턴의 포워드 컨버터와 전반적으로 가장 큰 차이를 보이는 것은 변압기 1, 2차 측의 (+)노드면적을 확장한 그림 15의 경우로서 7가지 PCB 패턴의 포워드 컨버터에서 노드 면적이 가장 넓은 경우이다. 그림 15와 같이 노드 확장에 의하여 기생 커패시턴스가 증가되었음에도 불구하고 노이즈가 감소한 것은 노드확장에 의한 공통모드 임피던스 평형이 공통모드 노이즈를 감소시키는데 영향이 있음을 보여준다.

5. 결 론

고효율과 소형경량의 장점을 갖는 스위치모드 전원장치는 스위칭을 통해 전력을 변환하는 고유의 메카니즘에 의해 높은 dv/dt 및 di/dt 특성을 가진다. 이로 인해 발생하는 고조파는 매우 높은 에너지레벨을 포함하며, SMPS를 내장한 전기전자장치는 주변장치의 동작에 간섭을 일으키게 된다. 본 논문에서는 전기전자장치 EMI의 주요 원인이 되는 SMPS에서 전도성 노이즈를 연구하였다. 본 논문에서는 전도성 노이즈 감소를 위하여, 노이즈 전류의 평형기법을 이용하여 SMPS의 1차 및 2차 측의 노드 확장에 따른 공통모드 노이즈 감소를 연구하였다. 이를 위하여 SMPS의 적용사례로써 7가지 PCB 패턴의 포워드 컨버터를 제작하고 실험을 수행하였으며 변압기 1, 2차 측의 (+)노드면적을 확장한 PCB 패턴의 포워드 컨버터에서 기준 PCB 패턴의 공통모드 노이즈와 전반적으로 가장 큰 차이를 나타내고 있다. 이것은 노드 면적이 가장 큰 경우로서 기생커패시턴스의 변동에 의한 공통모드 임피던스 평형이 공통모드 노이즈를 감소시키는데 영향이 있음을 나타낸다.

감사의 글

이 논문은 부산대학교 자유과제 학술연구비(2년)에 의해 연구되었음.

참 고 문 헌

- [1] C.R.Paul, *Introduction to Electromagnetic Compatibility*, John Wiley & Sons, 1992
- [2] K.H.Billings, *Switchmode Power Supply Handbook*, McGraw-Hill, 1999
- [3] N.Mohan, T.M.Undeland, and W.P.Robbins, *Power Electronics: Converters, Applications, and Design*, John Wiley & Sons, 2003
- [4] H.W.Ott, *Noise Reduction Techniques in Electronic Systems*, John Wiley & Sons, 1988
- [5] C.R.Paul and K.B.Hardin, "Diagnosis and Reduction of Conducted Noise Emission, Electromagnetic Compatibility," IEEE, Electromag Comput, Vol. 30, No. 4, pp.553-560, 1988
- [6] T.Guo, D.Y.Chen and F.C.Lee, "Diagnosis of Power Supply Conducted EMI using a Noise Separator," IEEE/APEC, pp.259-266, 1995
- [7] T.Guo, D.Y.Chen and F.C.Lee, "Separation of the Common Mode and Differential Mode Conducted EMI Noise," Power Electronics, IEEE, PE-11, No.30, pp.480-488, 1996
- [8] F.U.Shih, D.Y.Chen, Y.P.Wu and Y.T.Chen, "A Procedure for Designing EMI Filters for AC Line Applications," IEEE, PE-11, No.1, pp.170-181, 1996
- [9] W.Xin, N.K.Poon, C.M.Lee, M.H.Pong and Z.Qian, "A Study of Common Mode Noise in Switching Power Supply from a Current Balancing Viewpoint," IEEE/PEDS, pp.621-625, 1999
- [10] L.Tihanyi, *Electromagnetic Compatibility in Power Electronics*, IEEE Press, 1995

저 자 소 개



이희훈 (李熙勳)

1973년 4월 20일생. 1999년 부경대 전기공학과 졸업. 2003년 부산대 대학원 전기공학과 졸업(공석). 2003년~현재 현대자동차(주) 연구개발총괄본부 사원
Tel : 031-368-7772
Fax : 031-368-6788
E-mail : sidearms@hyundai-motor.com



권영안 (權營顔)

1955년 8월 29일생. 1978년 서울대 전기공학과 졸업. 1986년 동 대학원 전기공학과 졸업(공박). 1987년~현재 부산대 전자전기통신공학부 교수, 부산대 컴퓨터 및 정보통신 연구소 연구원
Tel : 051-510-2372
Fax : 051-513-0212
E-mail : yakwon@pusan.ac.kr