

DDI 칩 테스트 데이터 분석용 맵 알고리즘

황금주[†] · 조태원*

*충북대학교 전자공학과, *충북대학교 전기전자컴퓨터 공학부

Analytic Map Algorithms of DDI Chip Test Data

Kum Ju Hwang[†] and Tae Won Cho*

[†]Electronic Engineering, Chungbuk National University

*School of Electronic & Computer Engineering, Chungbuk National University,

ABSTRACT

One of the most important is to insure that a new circuit design is qualified for release before it is scheduled for manufacturing, test, assembly and delivery. Due to various causes, there happens to be a low yield in the wafer process. Wafer test is a critical process in analyzing the chip characteristics in the EDS(electric die sorting) using analytic tools - wafer map, wafer summary and datalog. In this paper, we propose new analytic map algorithms for DDI chip test data. Using the proposed analytic map algorithms, we expect to improve the yield, quality and analysis time.

Key Words : DDI(Display Driver IC), Wafer Map, Parameter Map, Pin Map, Limit Map

1. 서 론

IC제작은 웨이퍼를 가공하여 칩을 제조하는 제조공정, 칩의 양품과 불량을 판정하는 테스트공정, 그리고 양품 칩을 보호하기위한 패키지공정으로 이루어진다. 초기 반도체산업에서는 제조공정과 접적회로 소자개발에 많은 연구와 관심이 집중되었으나 회로의 접적도가 증가됨에 따라 반도체 설계와 설계된 소자의 공정과정, 그리고 패키지를 거쳐 생산된 제품을 어떻게 검사하고, 얼마나 생산할 수 있느냐의 문제인 생산성이 중요한 관심이 되고 있으므로, 칩 테스트 방법 및 패키지 테스트 방법에 대한 많은 연구가 이루어지고 있다[1]. 따라서, 제조공정상의 문제를 가장 먼저 테스트하는 칩 테스트 과정에서 소자의 불량에 대한 철저한 분석이 이루어지지 않는다면 제조공정에서의 수율 향상과 소자의 품질 향상은 기대하기 어렵다. 그러므로 IC의 테스트 파라메터들의 테스트 데이터 수집 및 분석은 제품 개발을 위한 특성분석 테스트(characteristic test)와 대

량생산을 위한 양산 테스트(production test)에 필수적이다[2,3]. 본 논문에서는 DDI(Display Driver IC) 칩을 대상으로 특성분석 테스트를 통한 테스트 데이터의 효율적인 분석을 통하여 제품 수율 및 품질 향상을 이룰 수 있는 새로운 테스트 데이터 분석 맵 알고리즘들을 제안하고 맵 알고리즘들을 적용한 결과를 보여준다.

2. 칩 특성분석

칩 특성분석(characteristics)은 제조, 테스트, 조립 그리고 납품이 이루어지기 전에 설계된 IC 회로의 특성을 검증하는 것이다. 새로운 칩이 개발되어 생산에 들어가면 예상 수율을 달성하거나 유지하기 위해 제조공정, 테스트, 신뢰성 그리고 생산성과 관련된 문제점들을 엔지니어링 평가와 칩 특성분석 과정 동안에 반드시 검증하여야 한다. 특성분석을 위하여 칩 제조공정 과정에서 스프리트 로트(split lot) 또는 코너 로트(corner lot) 등의 분석용 웨이퍼들을 만든다. 이를 웨이퍼들은 네 개 또는 다섯 개의 그룹으로 나뉘어 각 그룹마다 이상적인 경우, 정상적인 경우, 그리고 최악의 경우에 대하여 제조공정 파라미터 조건들을 적용하여 제

[†]E-mail : kjhwang@chungbuk.ac.kr

조된 칩들의 특성을 분석함으로써 설계, 제조 그리고 테스트에서의 약점들을 찾아내게 된다. 각 칩의 성능은 특성분석 동안에 자세하게 조사되며, 의미 있는 데이터를 수집하기 위해서 테스트 결과들은 정확하고 반복 측정 가능해야 한다. 분석용 웨이퍼들을 테스트하여 수율 또는 성능에 영향을 주는 여러 가지 제조공정상의 변화 값을 확인할 수 있다. 이러한 값들의 특성분석을 통해 설계와 제조공정 상에서 보다 개선된 성능과 수율이 가능하게 된다[4,5].

DDI 칩의 테스트 결과를 분석하기 위해서 테스트 시스템들은 웨이퍼맵(wafer map), 웨이퍼서머리(wafer summary), 그리고 데이터로그(datalog) 등 다양한 분석툴들을 제공한다. 웨이퍼 한 장에 보통 수백에서 수천 개의 칩들이 있고, 칩마다 테스트 파라메터들이 수십 가지가 있으므로, 웨이퍼 테스트 전체 데이터 크기는 너무 방대하여, 요구되는 데이터를 추출하고 분석하기에는 기존의 분석 방법들이 효율적이지 못하다. 그리고 이들 기존의 방법들은 특정한 부분의 데이터 분석에는 유용하나, 다양한 분석 데이터를 얻기에는 부족함이 많다.

3. 테스트 데이터 분석 알고리즘

3.1. 기존의 데이터 분석 툴

요코가와사의 TS670 테스트 시스템을 이용하여 DDI 칩을 테스트한 결과 만들어진 테스트 데이터를 대상으로 기존의 데이터 분석 툴에 의해 분석된 데이터는 Fig. 1처럼 웨이퍼맵, 웨이퍼서머리, 그리고 데이터로그의 형태로 표현하였다[6,7]. 웨이퍼맵은 웨이퍼상의 칩들의 테스트 결과를 맵 형태로 나타낸다. 웨이퍼맵에서 양품 칩은 “.”으로 불량 칩은 불량 파라메터 항목에 따라 숫자나 영문 알파벳으로 표시한다. 웨이퍼맵 위에 표기된 숫자나 알파벳은 각각의 테스트 파라메터 항목을 나타낸다. 그림의 웨이퍼맵에서 “C”는 DDI 칩의 offset 평선 파라메터로서 맵 상에 해당하는 칩이 offset 불량임을 나타낸다. 웨이퍼맵은 웨이퍼상의 칩들의 불량 형태를 쉽게 알 수 있으나 불량이 발생한 파라메터에 대한 측정값, 그리고 불량 편들에 정보를 알 수 없는 문제점이 있다.

웨이퍼서머리는 각 웨이퍼들의 테스트 결과에 대한 통계적인 정보를 제공한다.

즉 웨이퍼서머리는 총 테스트칩 수, 양품/불량 수, 그리고 양품과 불량 정보를 제공하는 빙(bin) 항목과 각 테스트 항목의 정보를 제공하는 카테고리(category)로 나타낸다. Fig. 1은 테스트칩 수는 888개, 양품 549개(61.8%) 그리고 불량 339개(38.2%)를 나타내고 있다.

(a) Wafer map

Wafer Summary Data >>									
#SUBHEADER#									
Sample	Pass	Pass%	Fail	Fail%					
888	549	61.8	339	38.2					
#BIN#									
Bin	Count	%	Bin	Count	%	Bin	Count	%	Bin
0	339	38.2	1	549	61.8	2	0	0.0	3
4	0	0.0	5	0	0.0	6	0	0.0	7
8	0	0.0	9	0	0.0	10	0	0.0	11
12	0	0.0	13	0	0.0	14	0	0.0	15
16	0	0.0	17	0	0.0	18	0	0.0	19
20	0	0.0	21	0	0.0	22	0	0.0	23
24	0	0.0	25	0	0.0	26	0	0.0	27
28	0	0.0	29	0	0.0	30	0	0.0	31
#CATEGORY#									
Cat	Count	%	Cat	Count	%	Cat	Count	%	Cat
1	0	0.0	2	11	1.2	3	2	0.2	4
5	2	0.2	6	4	0.5	7	0	0.0	8
9	39	4.4	10	1	0.1	11	33	3.7	12
13	4	0.5	14	0	0.0	15	0	0.0	16
17	1	0.1	18	0	0.0	19	0	0.0	20
21	3	0.3	22	2	0.2	23	0	0.0	24
25	0	0.0	26	3	0.3	27	10	1.1	28
29	47	5.3	30	103	11.6	31	0	0.0	32
33	0	0.0	34	0	0.0	35	0	0.0	36

(b) Wafer summary

#TESTDATA#									
Dut#	IC#	Waf#	IC(Waf) #	P/F	Bin	Cat	Xaddr	Yaddr	
1	1	1	1	FAIL	0	13	38	1	
#DUTUTTEST#									
Test#	Pin	PF	Value	L-Limit	U-Limit	Unit	DataName	Comment	PinName
2301	+	P	-	-	-	-	-		GAMA PIN
2301	101	P	-0.679	-1.200	-0.300	V	-		VN4
2301	102	P	-0.651	-1.200	-0.300	V	-		VN3
2301	103	P	-0.650	-1.200	-0.300	V	-		VN2
2301	104	P	-0.643	-1.200	-0.300	V	-		VN1
2301	105	P	-0.664	-1.200	-0.300	V	-		VNO
2301	106	P	-0.662	-1.200	-0.300	V	-		VP4
2301	107	P	-0.655	-1.200	-0.300	V	-		VP3
2301	108	P	-0.654	-1.200	-0.300	V	-		VP2
2301	109	P	-0.660	-1.200	-0.300	V	-		VP1
2301	110	P	-0.665	-1.200	-0.300	V	-		VPO
2301	111	P	-0.664	-1.200	-0.300	V	-		VL
2301	112	P	-0.664	-1.200	-0.300	V	-		VH

(c) Datalog

Fig. 1. Analysis data using TS670 test system.

카테고리에서 불량 339개에 대한 파라메터 항목 별 정보를 나타내는데 웨이퍼맵의 파라메터에 해당하는 12 번 offset 평선 불량이 9개(1.0%)임을 알 수 있다. 웨이퍼서머리는 각 웨이퍼 단위로 양품과 불량 유형을 쉽게 알 수 있으나, 불량 테스트 파라메터에 대한 측정값, 그리고 불량된 정보를 알 수 없어 칩들에 대한 불량 유형을 나타내지 못하는 단점이 있다.

데이터로그는 칩 테스트 결과에 대한 테스트 데이터를 제공하는데 양품/불량 측정 결과 값들을 비롯하여 테스트 이름, 양품/불량 테스터 번, 프로그램 문장 번호

등을 포함한다. 그림은 감마핀(gamma pin)들에 대한 측정 테스트 정보를 나타내고 있다. 데이터로그는 칩의 각 핀들에 대한 측정값을 포함하므로 칩의 특성을 분석하는데 유용한 방법이지만, 테스트 항목이나 테스트 핀 수가 많을 경우에는 로그 데이터가 너무 방대해져 데이터 해석이 어려운 문제점이 있다.


본 논문에서는 요코가와사의 TS670 테스트 시스템으로 DDI 칩을 웨이퍼 상태에서 테스트한 결과 데이터에 대하여 기존의 테스트 데이터 분석 방법의 문제점을 해결하는 세 가지 데이터 분석 맵 알고리즘인 파라메터맵(parameter map), 핀맵(pin map) 그리고 리미트맵(limit map)을 제안하고, 이를 맵 알고리즘을 적용한 결과를 나타낸다.

3.2. 제안된 분석 알고리즘과 적용 결과

3.2.1. 파라메터맵 분석 알고리즘

본 논문에서 제안하는 Fig. 2의 파라메터맵(parameter map) 분석 알고리즘은 다양한 칩 테스트 정보를 알 수 없는 기존의 웨이퍼맵과 웨이퍼서머리의 문제점을 개선한 방법이다.


파라메터맵 분석 알고리즘은 먼저 칩 테스트를 통하여 빙여 정보 및 테스트 데이터를 저장한다. 이때 기존의 테스트 방법과는 달리 규격 비교에서 불량 발생에 따른 테스트 종료 없이 칩 테스트를 끝까지 진행하여 빙여 및 테스트 데이터를 저장한다. 하나의 칩 테스트가 종료되면 다음 칩으로 이동하여 테스트 데이터를 저장하며 웨이퍼 테스트가 종료되면 데이터로그 파일




(a) flow chart

cat	test no	Category information	
		count	%
0	pass	549	51.82
1	x	1	0.00
2	O/S test	11	1.24
3	Leakage test	2	0.23
4	TG Operation test	3	0.34
5	EEPROM communication test	2	0.23
6	Channel function test (1)	4	0.45
7	Channel function test (2)	0	0.00
8	decoder test	46	5.18
9	Gamma Reference test	39	4.39
10	Output slew test	1	0.11
11	offset test : gray 0, 64, 128, 15mV	33	3.72
12	offset test : gray 192, 25mV	9	1.01
13	offset test : gray 255, 100mV	8	0.45
14	vil/vih test	0	0.00
15	vol/voh test	0	0.00
16	ac test	0	0.00
17	dynamic current test	1	0.11
18	static current test	0	0.00
19	standby current test	0	0.00
20	x	0	0.00
21	기타1	3	0.34
22	기타2	2	0.23
23	기타3	0	0.00
24	기타4	0	0.00
25	기타5	0	0.00
26	기타6	3	0.34
27	기타7	10	1.13
28	기타8	16	1.80
29	기타9	47	5.29
30	기타10	103	11.60

(b) Coloring wafer summary



(c) Coloring wafer map



(d) Coloring parameter map

Fig. 2. Analytic algorithm of parameter map.

을 형성한다. 측정한 데이터로그 파일로부터 파라메터로그 데이터를 추출하고 데이터 컬러링(data coloring)을 통하여 웨이퍼서머리와 웨이퍼맵을 생성한다. 데이터로그 파일에서 테스트 파라메터 별로 양품/불량에 대한 데이터를 추출하여 웨이퍼맵 형태로 파라메터맵을 생성한다. DDI 칩의 테스트 결과 데이터로그로부터 파라메터맵 분석 알고리즘을 적용하여 Fig. 2(b)의 웨이퍼서머리와 Fig. 2(c)의 웨이퍼맵을 생성하였다.

offset 파라메터의 규격을 세분화하여 칩들의 특성 값을 로그 데이터로 받아서 전체 웨이퍼 상태에서 불량 유형을 알 수 있도록 Fig. 2(d)의 파라메터맵을 만들었다. 파라메터맵은 웨이퍼 단위로 칩들의 불량 유형을 파라메터 별로 양품/불량에 수율 및 품질 개선에 매우 유용하다. 그리고 파라메터맵의 불량에 대해서는 불량 항목에 따라 각각의 컬러를 채택하여, 각 칩마다 불량 항목에 관한 내용을 빠르게 분석할 수 있고, 웨이퍼서머리 데이터와 연관 관계를 쉽게 파악할 수 있다. 컬러링 파라메터맵은 웨이퍼맵 데이터로부터 각 파라메터별로 양품/불량의 정보를 독립적으로 추출하여 웨이퍼맵 형태로 보여 줌으로써, 특정 블록별로 불량이 발생할 경우 등과 같은 공정상의 문제 발생 가능성을 판단할 수 있다.

Fig. 2의 웨이퍼맵, 웨이퍼서머리 그리고 파라메터맵을 하나로 통합하고 데이터 분석에 편리하도록 Fig. 3처럼 파라메터 별로 히스토그램과 분포도를 나타낸 종합





Fig. 3. Integrated parameter map.

파라메터맵(integrated parameter map)로 나타내었다. 종합 파라메터맵은 각 웨이퍼에 대한 양품 상태 및 불량 유형을 파라메터맵, 분포도, 히스토그램 등으로 나타내므로 공정상의 문제점을 파악하기에 매우 적합하다.


3.2.2. 편맵 분석 알고리즘

일반적으로 데이터로그 데이터는 그 양이 너무 방대하기 때문에 테스트 진행 전에 특정 테스트 항목에 대해서만 데이터를 추출한다. 이 경우 특정 테스트 항목에 대한 제한적인 정보 데이터만 얻게 되므로 전체적인 결과를 분석하는데 어려움이 있다. 그러므로 정확한 테스트 결과를 알기 위해서는 결국 전체 테스트 항목에 대한 데이터로그를 추출하는데, 그 데이터양이 많아서 효율적인 데이터 분석에 어려움이 있다.

본 논문은 추출된 데이터로그에 대한 데이터를 쉽게 분석할 수 있도록 기존의 웨이퍼맵 형태를 이용하면서 편 단위로 측정정보를 제공하는 편맵(pin map) 분석 알고리즘을 제안한다. 편맵 분석 알고리즘은 먼저 칩 테스트를 통하여 빙임 정보 및 테스트 데이터를 저장한다. 하나의 칩 테스트가 종료되면 다음 칩으로 이동하여 테스트 데이터를 저장하며 웨이퍼 테스트가 종료되면 데이터로그 파일을 형성한다. 데이터로그 파일로부터 편 로그 데이터를 형성하고 데이터 컬러링 과정을 통하여 컬러 편맵과 컬러 리미트 범위표를 생성한다. DDI 칩의 테스트 결과 데이터로그로부터 편맵 분석 알고리즘을 적용하여 Fig. 4의 편맵을 만들었다. 편맵에서 데이터 값은 컬러링으로 나타내어 불량의 유형을 쉽게 파악할 수 있다.



(a) Flowchart



(b) Pin map

Fail (L-limits)		PASS		Fail (U-limits)	
색	범위	색	범위	색	범위
-10~0%		0~10%		0~110%	
-10~20%		10~20%		110~120%	
-20% 이하		20~80%		120% 이상	
		80~90%			
		90~100%			

*L-limits는 양/불량의 경계선에 있는 불량 가능성이 0.01% 이므로 테스트 엔지니어는 웨이퍼의 공정 및 기타 테스트 조건에 의하여 일시적인 불량 발생으로 판단할 수도 있다.

(c) Table of limit range

Data#	IC#	Ref#	Def#(Fail#)	I/F	Bin	Cat	Xaddr	Yaddr	DetailName	Comment/PinIndex
1	1	1	FAIL	1	0	13	38	1		
2301	101	+	P	Value	L-limit	U-limit	Unit		GATE1	Pin1
2301	101	+	P	-0.679	-1.200	-0.300	V		Y84	
2301	101	+	P	-0.631	-1.200	-0.300	V		Y83	
2301	101	+	P	-0.650	-1.200	-0.300	V		Y82	
2301	104	+	P	-0.649	-1.200	-0.300	V		Y81	
2301	105	+	P	-0.664	-1.200	-0.300	V		Y80	
2301	106	+	P	-0.662	-1.200	-0.300	V		Y74	
2301	107	+	P	-0.655	-1.200	-0.300	V		Y73	
2301	108	+	P	-0.654	-1.200	-0.300	V		Y72	
2301	109	+	P	-0.660	-1.200	-0.300	V		Y71	
2301	110	+	P	-0.665	-1.200	-0.300	V		Y70	
2301	111	+	P	-0.664	-1.200	-0.300	V		Y69	
2301	112	+	P	-0.664	-1.200	-0.300	V		Y68	
3101	1	+	P	0.003	-1.000	1.000	uA		Input Only Pin IIR	
3101	1	+	P	-0.001	-1.000	1.000	uA		CLK	
3101	2	+	P	-0.001	-1.000	1.000	uA		RSTNC	
3101	3	+	P	0.000	-1.000	1.000	uA		VSTBC	

(d) Mapping of datalog and pin map

Fig. 4. Analytic algorithm of pin map.

데이터로그 파일로부터 동일한 테스트 항목을 각핀 단위로 추출하여, 웨이퍼맵 형태를 유지하여 표시한다. 핀맵 형식은 핀 단위로 순차적으로 표시하되 동일한 조건과 대응되는 다른 전체 칩의 집합을 맵 형태로 표시한다. 즉, 각각의 핀맵은 전체 칩에 대해 동일한 조건의 동일한 핀 결과를 보여줌으로써 핀 단위의 양품/불량의 판단과 칩간의 상태를 파악할 수 있으며, 양품/불량의 판정범위를 서로 다른 컬러로 표시함으로써 테스트 판정 시 가장 문제가 되는 양/불량의 경계선에 있는 값들을 쉽게 알아볼 수 있도록 표시하여, 양품이면서도 불량으로 판정된 경우와 불량이면서도 양품으로 판정될 애매한 판정 가능성의 상황을 파악할 수 있도록 하였다. 핀맵의 데이터 표시는 리미트 범위표에 따라 표기된다. 범위표에서 파란 컬러는 웨이퍼의 조건이 L-limits쪽으로 10%만 이동되어도 L-limits 불량으로

나타나게 됨을 의미한다. 따라서 핀맵에서 공정 조건이 바뀌게 되었을 경우, 불량이 될 수 있음을 예측할 수 있게 한다. 이것은 컬러 맵을 이용할 경우 양품 판정이 났던 항목이 새로 진행된 테스트에서 불량으로 판정되었을 때, 새롭게 테스트하지 않더라도 불량의 유형을 보고 쉽게 불량인지 아닌지를 파악할 수 있다.

보통의 경우 데이터의 평균적인 값으로 양/불량을 판정하는데, 만일 1000개의 핀을 테스트 하여 그 중 1개의 핀만이 불량으로 표시되면, 양/불량의 경계선에 있는 불량 가능성이 0.01% 이므로 테스트 엔지니어는 웨이퍼의 공정 및 기타 테스트 조건에 의하여 일시적인 불량 발생으로 판단할 수도 있다.

한 웨이퍼에 존재하는 여러 칩 중에서 테스트 조건이 동일한 핀맵을 Fig. 5와 같이 또 다른 핀맵 형태로 표현하였다. 웨이퍼의 칩 배열과 동일한 형태를 보여주며, 각 칩에 대응되는 구역에는 실제 테스트하여 추출된 데이터를 표시하였다.




Fig. 5. Another type of pin map.

3.2.3. 리미트맵 분석 알고리즘

핀맵 알고리즘은 각 핀들에 대한 모든 로그 데이터의 정보를 함축적으로 표현하고 있다. 그러나 이 역시 방대한 양의 데이터 처리가 요구된다. 따라서 좀 더 함축적으로 표시할 필요성이 있는 테스트 파라메터에 대하여 핀맵의 내용을 여러 개의 칩에 대해 동일한 제약 리미트 조건(limit)의 값에 의하여 항목별로 묶어 놓는 리미트맵(limit map) 분석 알고리즘을 제안한다.

리미트맵 분석 알고리즘은 먼저 칩 테스트를 통하여 번영 정보 및 테스트 데이터를 저장한다. 하나의 칩 테스트가 종료되면 다음 칩으로 이동하여 테스트 데이터를 저장하며 웨이퍼 테스트가 종료되면 데이터로그 파일을 형성한다. 데이터로그 파일로부터 리미트 로그 데이터를 형성하고 리미트맵을 생성한다. DDI 칩의 테스트 결과 데이터로그로부터 리미트맵 분석 알고리즘을 적용하여 Fig. 6의 리미트맵을 만들었다. 리미트맵은





Fig. 6. Analytic algorithm of limit map.

측정된 테스트데이터로부터 offset 파라미터에 대하여 편별로 리미트 조건에 따라 리미트맵을 만들었고 각 리미트별로 데이터 값은 히스토그램하여 칩 특성을 이해할 수 있도록 만들었다. 리미트맵은 소자의 특성을 이해하는데 용이하고, 테스트 항목별 불량의 연관 관계를 쉽게 파악할 수 있다는 장점이 있다. 리미트 로그 데이터를 특성값에 따라 처리하여 히스토그램(histogram) 형태로 나타내어 나타냄으로써 웨이퍼 전체의 특성을 파악하는데 매우 용이하다.

4. 결 론

본 연구는 DDI 칩의 테스트 결과 데이터를 분석하기 위한 기존의 테스트 장비에서 제공되는 웨이퍼맵, 웨이퍼서머리, 그리고 데이터로그의 문제점을 개선하고 효율적인 데이터 해석을 위하여 세가지의 새로운 분석 맵 알고리즘들을 제안하고 DDI 칩의 테스트 결과 데이터로그로부터 분석 맵 알고리즘을 적용하여 파라미터맵, 편맵, 그리고 리미트맵을 만들었다. 제안된 파라미터맵 분석 알고리즘은 다양한 칩 테스트 정보를 알 수 없는 기존의 웨이퍼맵과 웨이퍼서머리의 문제점을 개선한 방법으로 데이터로그에서 각 편에 해당하는 데이터를 웨이퍼맵 형태로 변환하고 추출된 데이터 값을 컬러링으로 표현함으로써 테스트 파라미터 불량의 유형을 쉽게 인식할 수 있으며 데이터의 컬러링을 통하여 양품과 불량의 경계분포도를 세밀히 표현하여 잠재적인 불량 부분도 추적을 가능케 한다. 제안된 편맵 분석 알고리즘은 추출된 데이터로그 데이터를 쉽게 분석할 수 있도록 기존의 웨이퍼맵 형태를 이용하면서 데이터로그로부터 동일한 테스트 항목을 각 편 단위로 추출하고 웨이퍼맵 형태를 유지하여 표시한다. 따라서, 각각의 편맵은 전체 칩에 대해 동일한 조건의 동일한 편 결과를 보여줌으로써 편 단위의 양/불량의 판단과 칩간의 상태를 파악할 수 있게 하였다. 마지막으로 제안된 리미트맵 분석 알고리즘은 좀 더 함축적으로 표시할 필요성이 있는 테스트 파라미터에 대하여 편맵의 내용을 여러 개의 칩에 대해 동일한 제약 리미트 조건 값에 의하여 항목별로 묶어 데이터를 처리하였다. 리미트맵은 소자의 특성을 이해하는데 용이하고, 테스트 항목별 불량의 연관 관계를 쉽게 파악할 수 있다는 장점이 있으며, 리미트 로그 데이터를 특성값에 따라 처리하여 히스토그램 형태로 나타냄으로써 웨이퍼 전체의 특성을 파악하는데 매우 용이하다. 위 결과를 바탕으로 세가지 분석 맵 알고리즘들을 이용하여 DDI 칩을 테스트하여 수율 또는 성능에 영향을 주는 여러 가지 제조공정상의 변화 값들을 확인할 수 있었고 테스트 데이터의 분석 시간을 단축할 수 있었다. 따라서 이러한 DDI 칩의 테스트 데이터의 특성분석을 통해 설계와 제조공정에서 보다 개선된 칩 성능과 수율 향상이 가능하다.

참고문헌

- Anthony K. Stevens, *Introduction to Component Testing*, ADDISON-WESLEY PUBLISHING COMPANY

- (1985).
- 2. Robert J. Feugate. Jr., *Introduction to VLSI Testing*, Prentice Hall International (1988).
 - 3. FPD 구동 LSI 설계 Workshop, 대한전자공학회 반도체 소사이어티 (2005).
 - 4. Guy Perry, *The Fundamentals of Digital Semiconductor Testing*, Soft Test Inc., (2003).
 - 5. 홍성제 외 4인, 테스팅 및 테스팅을 고려한 설계, 홍릉과학출판사 (1998).
 - 6. 박용수, 반도체 VLSI 테스트 기초 및 활용, 내하출판사 (2003).
 - 7. TS6000 Series LSI(LCD) Test System, YOKOGAWA (2000).