Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지

Delay optimization algorithm on FPGAs

FPGA 에 대한 지연시간 최적화 알고리듬

  • Published : 2006.07.01
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose a combined synthetic algorithm of the logic level for high speed FPGA design. The algorithm divides critical path to reduce delay time and generates a circuit which the divided circuits execute simultaneously. This kernel selection algorithm is made by C-langage of SUN UNIX. We compare this with the existing FlowMap algorithm. This proposed algorithm shows result on 33.3% reduction of delay time by comparison with the existing algorithm.

본 논문에서는 고속 FPGA 설계를 위한 논리 수준의 조합회로 합성 알고리듬을 제안한다. 제안된 알고리듬은 회로의 지연시간을 줄이기 위해 critical path를 분할한다. 그리고 분할된 회로를 동시에 수행하는 구조를 갖는 회로를 생성한다. 본 커널 선택 알고리듬은 SUN UNIX 환경에서 C 언어로 구현되었다. 제안된 커널 선택 알고리듬은 기존의 FlowMap 지연시간 최적화 알고리듬과 결과를 비교하였다. 제안된 지연시간 최적화 알고리듬이 기존 알고리듬 에 비해 지연시간이 평균 33.3 % 감소된 회로를 생성함을 보였다.

Keywords

References

  1. A. Chandrakasan, R. W. Brodersen, 'Minimizing Power Consumption in Digital CMOS Circuits,' Proceedings of the IEEE, Vol. 83, No.4, pp. 498-523, April 1995 https://doi.org/10.1109/5.371964
  2. L. Benini, P. Siegal, G. De Micheli, 'Saving Power by Synthesizing Gated Clocks for Sequential Circuits,' IEEE Design & Test of Computers, Vol. 11, No.4, pp. 32-41, Oct. 1994 https://doi.org/10.1109/54.329451
  3. A. Ghosh, S. Devadas, K. Keutzer, J. White, 'Estimation of Average Switching Activity in Combinational and Sequential Circuits,' in Proc. 29th DAC, pp. 253-259, June 1992
  4. H. Savoj, R. Brayton, H. Touati, 'Extracting Local Don't Cares for Network Optimization,' in Proc. ICCAD, pp. 514-517, Nov. 1991
  5. K. Roy, S. Prasad, 'Syclop: Synthesis of CMOS Logic for Low Power Power Application.' in Proc. ICCD, pp. 464-467, Oct. 1992
  6. M. Alidina, J. Monteiro, S. Devadas, A. Ghosh, 'Precomputation-Based Logic Optimization for Low Power,' in Proc. ICCAD, pp. 74-81, Nov. 1994
  7. G. De Micheli, Synthesis and Optimization of Digital Circuits, McGraw-Hill, 1994
  8. 김 형, 최 익성, 서 동욱, 허 훈, 황 선영, '저전력 소모 조합 회로의 설계를 위한 효율적인 알고리듬,' 한국통신학회 논문지, 제 21권 제 5호, 1996년 5월, pp. 1221-1229