

논문 2006-43SC-5-5

유한체 $GF(2^m)$ 상의 고속 병렬 승산기의 설계

(Design of High-Speed Parallel Multiplier over Finite Field $GF(2^m)$)

성 현 경*

(Hyeon-Kyeong Seong)

요 약

본 논문에서는 $GF(2^m)$ 상에서 표준기저를 사용한 두 다항식의 승산을 비트-병렬로 실현하는 새로운 형태의 고속 병렬 승산기를 제안하였다. 승산기의 구성에 앞서, 피승수 다항식과 기약다항식의 승산을 병렬로 수행한 후 승수 다항식의 한 계수와 비트-병렬로 승산하여 결과를 생성하는 MOD 연산부를 구성하였다. MOD 연산부의 기본 셀은 2개의 AND 게이트와 2개의 XOR 게이트로 구성되며, 이들로부터 두 다항식의 비트-병렬 승산을 수행하여 승산결과를 얻도록 하였다. 이러한 과정을 확장하여 m 에 대한 일반화된 회로의 설계를 보였으며, 간단한 형태의 승산회로를 구성의 예를 $GF(2^4)$ 를 통해 보였다. 또한 제시한 승산기는 PSpice 시뮬레이션을 통하여 동작특성을 보였다. 본 논문에서 제안한 승산기는 기본 셀에 의한 MOD 연산부가 반복적으로 이루어짐으로서 차수 m 이 매우 큰 유한체상의 두 다항식의 승산에서 확장이 용이하며, VLSI에 적합하다. 또한 승산기회로의 내부에 메모리 소자를 사용하지 않기 때문에 연산과정 중 소자에 의해 발생하는 지연시간이 적으므로 고속의 연산을 수행할 수 있다.

Abstract

In this paper, we present a new high-speed parallel multiplier for performing the bit-parallel multiplication of two polynomials in the finite fields $GF(2^m)$. Prior to construct the multiplier circuits, we consist of the MOD operation part to generate the result of bit-parallel multiplication with one coefficient of a multiplicative polynomial after performing the parallel multiplication of a multiplicand polynomial with a irreducible polynomial. The basic cells of MOD operation part have two AND gates and two XOR gates. Using these MOD operation parts, we can obtain the multiplication results performing the bit-parallel multiplication of two polynomials. Extending this process, we show the design of the generalized circuits for degree m and a simple example of constructing the multiplier circuit over finite fields $GF(2^4)$. Also, the presented multiplier is simulated by PSpice. The multiplier presented in this paper use the MOD operation parts with the basic cells repeatedly, and is easy to extend the multiplication of two polynomials in the finite fields with very large degree m , and is suitable to VLSI. Also, since this circuit has a low propagation delay time generated by the gates during operating process because of not use the memory elements in the inside of multiplier circuit, this multiplier circuit realizes a high-speed operation.

Keywords : Finite fields $GF(2^m)$, Parallel multiplier, Systolic multiplier, Irreducible polynomial, Reed-Solomon decoder.

I. 서 론

유한체는 스위칭이론, 오류정정부호, 디지털신호처리

및 화상처리, 디지털통신의 암호화 및 해독화를 요하는 보안통신 등에서 많이 응용되고 있다. 특히 유한체 $GF(2^m)$ 는 신호처리와 화상처리 분야에서 특별한 계산을 요하거나 범용 컴퓨터계산의 고속화를 보조하는 고성능 전용 컴퓨터의 설계에 주목을 받고 있으며 Reed-Solomon 부호기 및 복호기의 VLSI 설계에 응용되고 있다^[1-5]. 이들 중 오류정정부호의 설계는 유한체 $GF(2^m)$ 상의 연산을 사용한다. 실제로 오류정정부호기

* 정희원, 상지대학교 컴퓨터정보공학부

(School of Computer, Information and Communication Engineering, Sangji University

※ 이 논문은 2005년도 상지대학교 교내연구비 지원에 의해 연구되었음.

접수일자 : 2006년4월18일, 수정일자:2006년8월27일

및 복호기 설계는 전체 시스템의 규모와 성능에 절대적인 영향을 미치므로 유한체 $GF(2^m)$ 상의 연구는 회로경로의 연결, 시스템 구조의 복잡성과 동시성 등의 문제점을 개선하기 위하여 진행되고 있다^[6-8].

유한체에서 중요한 연산은 가산, 승산, 역승, 제산, 승법적 역원 등이며, 유한체 상에서 연산은 디지털 2진 산술연산과 현저하게 다르다. 가산은 매우 간단하여 유한체의 원소들이 다항식의 형태로 표현되는 경우 XOR 게이트에 의한 비트별 연산으로 회로를 간단히 구성할 수 있다. 반면에 가산을 제외한 연산은 연산과정이 복잡하며, 이들 연산 중 승산은 암호화 및 해독화 알고리즘에 자주 사용된다. 따라서 회로가 복잡하지 않으면서 용이하게 연산을 실현할 수 있는 빠른 승산 알고리즘의 개발이 중요하다.

유한체 승산기는 유한체상의 m 비트의 원소들에 대하여 어떻게 연산하는가에 따라 비트-직렬 승산기와 비트-병렬 승산기로 분류될 수 있다. 최근 빠른 처리속도와 복잡도를 고려한 VLSI 구현에 있어 규칙성과 모듈화가 매우 중요시되면서 이에 대한 적합한 유한체 승산기 설계에 관한 연구가 활발히 진행되고 있으며, 병렬 승산기 구조의 경우 회로는 복잡하지만 빠른 연산처리 능력을 가지고 있으므로 최근에 많이 연구되고 있다^[9,10].

Yeh 등^[11]은 유한체 $GF(2^m)$ 상에서 표준기저를 사용하여 $A \cdot B + C$ 연산을 수행하는 병렬 입-출력 시스토릭 구조의 승산기를 개발하였다. 이 승산기는 하나의 셀에 2개의 2입력 AND 게이트와 2개의 2입력 XOR 게이트를 사용하여 VLSI화에 적합하도록 설계하였으나 데이터의 역류 현상을 갖는 단점이 있다. Wu 등^[12]은 유한체에서 기약 AOP(All One Polynomial)과 기약 ESP(Equally Spaced Polynomial)를 기반으로 하는 약한 이중 기저를 이용한 저 복잡성 비트-병렬 승산기를 제안하였으며, Drole^[13]은 $GF(2^m)$ 에서 나머지 다항식 링 모드 $x^n + 1$ 로 동형을 기반으로 하는 알고리즘을 제안하였다. Halbutogullari 등^[14]은 일반적인 기약다항식에 대한 병렬 승산기를 제안하였다. 이들이 제안한 유한체 상의 승산기들은 보안 및 암호시스템 응용에 적합하다 할지라도 시스토릭 기술을 이용하여 설계된 것이 아닌 경우에는 m 이 클 경우 $GF(2^m)$ 상의 승산에 대한 지연 시간은 매우 큰 것이 단점이다.

이들의 연구 이외에도 많은 연구결과들이 도출되어 왔으며, 최근 Kiamal^[15]의 MUX를 적용한 승산기와 Lee^[16]의 AOP, ESP 조건에서 구현한 비트-병렬 시스토

릭 승산기에 이르고 있다. 이들은 각각 독특한 회로설계 알고리즘과 회로구성으로 그 효용성을 입증 받았으며, 보다 개선된 회로구현을 위한 연구는 계속될 것으로 전망된다.

본 논문에서는 유한체 연산에 관한 기존의 연구결과를 토대로 $GF(2^m)$ 상의 표준기저를 이용하여 두 다항식의 승산을 실현하는 비트-병렬의 고속 병렬 승산기를 제안하였다. 제안된 고속 병렬 승산기는 피승수 다항식과 기약다항식의 승산을 병렬로 수행한 후 승수 다항식의 한 계수와 비트-병렬로 승산하여 결과를 생성하는 MOD 연산부로 구성된다. MOD 연산부의 기본 셀은 2개의 AND 게이트와 2개의 XOR 게이트를 사용하여 구성하였다. 본 논문에서 제안한 MOD 연산부는 벡터의 각 비트들의 병렬연산에 의해 동작되며, 회로 모듈내에 별도의 메모리 소자를 필요로 하지 않으므로 시간지연이 적게 발생하여 고속의 동작특성을 갖는다. 또한 회로 구성의 모듈화, 복록화 함으로서 m 에 대한 확장과 VLSI에 유리하도록 하였다.

II. $GF(2^m)$ 상의 가산과 승산 알고리즘

1. 유한체상의 가산

유한체 $GF(p^m)$ 은 p 가 소수(prime number)이고 m 이 양의 정수인 p^m 개의 원소들을 갖는다. 유한체 $GF(2^m)$ 은 2개의 원소들을 갖는 기초체(ground field) $GF(2)$ 의 확대체이다. 즉, 유한체 $GF(2)$ 는 {0,1}의 원소들을 구성한다^[3,19,20]. $GF(2^m)$ 에서 모든 산술연산은 그 결과를 $mod(2)$ 연산을 함으로써 이루어진다. $GF(2^m)$ 의 0이 아닌 모든 원소들은 원시원소 α 에 의해 생성되며, α 는 $GF(2^m)$ 의 원시 기약 다항식 $F(x)=0$ 의 근이다.

$$F(x) = \sum_{i=0}^m f_i \cdot x^i \quad (1)$$

여기서 $F(x)$ 는 최고 차수 m 의 계수 $f_m = 1$ 인 모닉 다항식(monic polynomial)이다. 또한 $GF(2^m)$ 의 0이 아닌 원소들은 α 의 승(power)으로서 표현이 가능하며 식 (2)와 같다.

$$GF(2^m) = \{0, \alpha^1, \alpha^2, \dots, \alpha^{2^{m-2}}, \alpha^{2^{m-1}} = 1\} \quad (2)$$

원시 기약 다항식 $F(\alpha) = 0$ 임으로 식 (3)과 같이 구

할 수 있다.

$$\begin{aligned} F(a) &= a^m + f_{m-1} \cdot a^{m-1} + \cdots + f_1 \cdot a^1 + f_0 = 0 \\ a^m &= \sum_{i=0}^{m-1} f_i \cdot a^i \end{aligned} \quad (3)$$

그러므로 $GF(2^m)$ 상의 원소들은 m 보다 더 낮은 차수를 갖는 α 의 다항식으로 식 (4)와 같이 표현할 수 있다.

$$GF(2^m) = \sum_{i=0}^{m-1} a_i \cdot \alpha^i ; a_i \in GF(2) \quad (4)$$

유한체 $GF(2^m)$ 에서 임의의 다항식 $A(x)$ 는 식 (5)와 같이 표현할 수 있다.

$$\begin{aligned} A(x) &= a_{m-1} \cdot x^{m-1} + a_{m-2} \cdot x^{m-2} + \cdots + a_1 \cdot x^1 + a_0 \\ &= \sum_{i=0}^{m-1} a_i \cdot x^i \end{aligned} \quad (5)$$

또한 임의의 다항식 $B(x)$ 는 식 (6)과 같이 표현할 수 있다.

$$\begin{aligned} B(x) &= b_{m-1} \cdot x^{m-1} + b_{m-2} \cdot x^{m-2} + \cdots + b_1 \cdot x^1 + b_0 \\ &= \sum_{i=0}^{m-1} b_i \cdot x^i \end{aligned} \quad (6)$$

임의의 두 다항식 $A(x)$ 와 $B(x)$ 의 가산은 식 (7)과 같이 나타낼 수 있다^[3].

$$\begin{aligned} S(x) &= A(x) + B(x) \\ &= s_{m-1} \cdot x^{m-1} + s_{m-2} \cdot x^{m-2} + \cdots + s_1 \cdot x^1 + s_0 \\ &= \sum_{k=0}^{m-1} s_k \cdot x^k \end{aligned} \quad (7)$$

여기서 $s_k = (a_i + b_j) \bmod 2$ 이고, $0 \leq k \leq m-1$ 이다.

$GF(2^m)$ 상에서 임의의 두 다항식의 가산은 모듈러-2 가산을 \oplus 기호로 나타낼 때, 식 (7)의 각 계수 $s_i = a_i \oplus b_i$ ($0 \leq i \leq m-1$)와 같이 간단히 구할 수 있다. 그러므로 유한체 $GF(2^m)$ 상의 가산회로는 m 개의 비트 독립적인 XOR 게이트들에 의해 쉽게 구현된다.

2. 승산 알고리즘

유한체 $GF(2^m)$ 상의 승산은 가산에 비해 매우 복잡하게 구현되며, 승산의 전개방식에 따라 다양한 회로구현이 가능하다. 유한체 $GF(2^m)$ 상에서 두 다항식 $A(x)$ 와 $B(x)$ 의 승산 결과를 $P(x)$ 는 식 (8)과 같이 나타낼 수 있다.

$$\begin{aligned} P(x) &= \{A(x) \cdot B(x)\} \bmod (F(x)) \\ &= p_{m-1} \cdot x^{m-1} + p_{m-2} \cdot x^{m-2} + \cdots + p_1 \cdot x^1 + p_0 \\ &= \sum_{i=0}^{m-1} p_i \cdot x^i \end{aligned} \quad (8)$$

식 (8)을 자세히 표현하기 위하여 기약다항식을 $F(x)$ 라 하였을 때 비트-병렬을 수행하는 승산 알고리즘은 다음과 같다.

$$\begin{aligned} P(x) &= \{A(x) \cdot B(x)\} \bmod (F(x)) \\ &= \{A(x) \cdot (\sum_{i=0}^{m-1} b_i \cdot x^i)\} \bmod (F(x)) \\ &= \{\sum_{i=0}^{m-1} b_i \cdot (A(x) \cdot x^i)\} \bmod (F(x)) \\ &= \sum_{i=0}^{m-1} b_i \cdot \{(\sum_{k=0}^{m-1} a_k^{(i)} \cdot x^{(i+k)})\} \bmod (F(x)) \\ &= \sum_{i=0}^{m-1} b_i \cdot \{(\sum_{k=0}^{m-1} a_k^{(i)} \cdot x^{(i+k)})\} \bmod (F(x)) \end{aligned} \quad (9)$$

식 (9)의 오른쪽 항인 $\{(\sum_{k=0}^{m-1} a_k^{(i)} \cdot x^{(i+k)})\} \bmod (F(x))$ 은 식 (2)의 $F(x)$ 에 의하여 계수항의 연산을 식 (10)과 같이 나타낼 수 있다.

$$\begin{aligned} a_k^{(i+1)} &= (f_k \cdot a_{m-1}^{(i)}) \oplus a_{k-1}^{(i)} \quad (1 \leq k \leq m-1) \\ &= f_k \cdot a_{m-1}^{(i)} \quad (k=0) \end{aligned} \quad (10)$$

식 (10)에서 $k=0$ 인 경우 $a_{k-1}^{(i)}=0$ 이다.

그리고 식 (9)에 식 (10)을 대입하면 식 (11)과 같이 나타낼 수 있다.

$$P(x) = \sum_{i=0}^{m-1} \sum_{k=0}^{m-1} \{(b_i \cdot a_k^{(i+k)}) \oplus p_{k-1}^{(i)}\} x^i \quad (11)$$

식 (11)에서 $i=0$ 일 때 오른쪽 항 $p_{k-1}^{(i)}$ 은 0이다.

식 (11)에서 승산결과 $P(x)$ 의 계수항을 나타내면 식 (12)와 같다.

$$\begin{aligned} p_k^{(i+1)} &= (b_i \cdot a_k^{(i+1)}) \oplus p_{k-1}^{(i)} \\ &= \{b_i \cdot (f_k \cdot a_{m-1}^{(i)}) \oplus a_{k-1}^{(i)}\} \oplus p_{k-1}^{(i)} \end{aligned} \quad (12)$$

그러므로 식 (10)은 다항식 $A(x)$ 와 기약다항식 $F(x)$ 을 병렬로 연산을 구현하고, 식 (11)에서 i 를 0에서 $m-1$ 까지 순차적으로 대입하여 반복적으로 구할 수 있다.

III. 유한체상의 고속 병렬 승산회로의 설계

이 장에서는 앞장에서 논한 $GF(2^m)$ 상의 승산 알고리즘 $P(x) = \{A(x) \cdot B(x)\} mod(F(x))$ 를 실행하는 비트-병렬의 고속 병렬 승산기의 설계를 논한다. 유한체상의 피승수 다항식과 기약다항식의 계수항만을 병렬로 연산하고, 승수 다항식의 한 계수와 비트-병렬로 연산을 수행하는 MOD 연산부의 기본 셀은 그림 1과 같다.

그림 1의 MOD 연산부의 기본 셀은 2개의 AND 게이트와 2개의 XOR 게이트로 구현하였으며, 식 (13)을 수행한다.

$$\begin{aligned} p_k^{(i+1)} &= (b_i \cdot a_k^{(i+1)}) \oplus p_{k-1}^{(i)} \\ &= \{b_i \cdot (f_k \cdot a_{m-1}^{(i)}) \oplus a_{k-1}^{(i)}\} \oplus p_{k-1}^{(i)} \end{aligned} \quad (13)$$

그림 1의 기본 셀을 사용하여 식 (11)에서 $GF(2^m)$ 상의 다항식 $B(x)$ 의 임의의 계수 b_i 를 구하는 MOD 연산부를 구현하면 그림 2와 같다. 그림 2의 MOD 연산부는 기약다항식과 피승수 다항식 $A(x)$ 를 병렬로 연산을 수행한 결과와 승수 다항식 $B(x)$ 의 한 계수와 병렬로 연산을 수행한다. 그림 2는 MOD 연산부의 1비트 연산회로를 보였다.

그림 2의 유한체 $GF(2^m)$ 의 MOD 연산부를 사용하여 유한체 $GF(2^m)$ 상의 임의의 두 다항식에 대한 승산회로를 구성하면 그림 3과 같다. 그림 2의 MOD 연산부




그림 1. MOD 연산부의 기본 셀 회로

Fig. 1. Basic Cell circuit of MOD operation part.




그림 2. $GF(2^m)$ 의 MOD 연산부

Fig. 2. MOD operation part of $GF(2^m)$.




그림 3. $GF(2^m)$ 의 MOD 연산부에 승산기 회로

Fig. 3. Multiplier circuit using MOD operation part of $GF(2^m)$.




그림 4. $GF(2^4)$ 에 대한 고속 병렬 승산기 회로

Fig. 4. High-speed parallel multiplier circuit on $GF(2^4)$.




그림 5. 고속 병렬 승산기 회로의 시뮬레이션 결과

Fig. 5. Simulation result of high-speed parallel multiplier circuit.

는 피승수 다항식 $B(x)$ 의 계수항 만큼 반복적으로 사용되며, 유한체 $GF(2^m)$ 상의 승산 연산을 위해 소요되는 기본 셀은 $m \times m$ 개가 필요하다.

위에서 논한 $GF(2^m)$ 상의 승산기 구성에 의하여 $GF(2^4)$ 의 두 다항식 $A(x)$ 와 $B(x)$ 의 승산을 수행하는 비트-병렬의 고속 병렬 승산기 회로가 그림 4와 같다.

그림 4의 고속 병렬 승산기는 $GF(2^4)$ 의 기약다항식 중 $F(x) = x^4 + x + 1$ 를 사용하며, 이를 통해 $GF(2^4)$ 의 모든 원소들은 x^3, x^2, x^1, x^0 의 기저들로 표현될 수 있다. 그림 4에서 승수 다항식 $B(x)$ 의 첫 번째 계수 b_0 가 입력으로 들어가는 MOD 연산부에서 승산 결과 다항식의 계수항 $p_k^{(0)}$ 는 모두 0이 가해진다. 이는 전단으로부터 승산결과가 없기 때문이다.

그림 5는 $GF(2^4)$ 의 고속 병렬 승산기 회로에 대한 시뮬레이션 결과이다. 그림 11에서 고속 병렬 승산기의 동작은 $100\mu s$ 에서 입력전압 $A(x) = (0 \ 1 \ 0 \ 0)$ 이고, $B(x) = (0 \ 1 \ 1 \ 0)$ 일 때 출력전압 $P(x) = (1 \ 0 \ 1 \ 1)$ 을 보인다.

IV. 비교 및 검토

본 논문에서 제안한 승산회로를 포함하여 참고문헌의 승산회로들은 저마다의 독특한 성질과 장점을 갖는다. 일반적으로 사용되는 회로비교의 척도들은 간략화된 회로구성, 빠른 동작속도, 저전력 등이다. 회로의 간략화를 평가하기 위해서는 구성소자의 개수 및 소자간 결선의 수, 입출력 단자의 수, 기타 부속회로 및 게이트의 개수, VLSI 구현시 필요한 면적 등을 고려하여야 한다. 또한 동작속도는 입력이 인가되면서 회로의 동작출력이 나타나기까지의 소자에 의한 지연시간과 클럭시간 등이 중요한 고려 요소이다. 이외에도 주변회로 블록과의 호환 및 신호전달의 적합성, 예를 들면 부호기, 복호기의 필요

여부 등 다양한 항목을 통해 종합적으로 평가될 수 있다. 적용하고자 하는 목적에 따라 일부 항목에 대한 trade-off 조건을 고려할 수도 있다. 따라서 일부 항목만의 단편적 비교를 통해 구성회로의 우열을 논하기는 쉽지 않은 문제이다. 그러나 대략적으로 회로의 비교를 위해 여러 참고문헌들은 구성회로의 소자 수와 시간지연에 대한 비교를 행하고 있으며, 본 논문에서도 이에 따라 비교하였다.

본 논문에서 제시한 고속 병렬 병렬 승산기의 구성과 참고문헌의 승산기들의 구성을 표 1에 정리하였다. 표 1에서 보인 것처럼 Mastrovito^[18], Koc^[7], Masoleh^[21] 및 본 논문에서는 유한체상의 두 다항식 A 와 B 의 승산함수는 시스토릭 구조를 갖지 않기 때문에 전단에서 들어오는 초기치 C 가 없어서 $P = A \cdot B$ 이며, Yeh 등^[11], Wei 등^[17]과 Lee 등^[16]의 승산기는 시스토릭 구조를 갖고 동작하기 때문에 승산함수 $P = A \cdot B + C$ 이다.

$GF(2^4)$ 상의 기약다항식 $F(x)$ 는 $x^4 + x + 1$, $x^4 + x^3 + 1$ 과 $x^4 + x^3 + x^2 + x + 1$ 이 있으며, Lee는 AOP로서 $F(x) = x^4 + x^3 + x^2 + x + 1$ 를 적용하여 회로를 구성하였으며, 본 논문과 Yeh, Wei, Mastrovito의 승산기는 $F(x) = x^4 + x + 1$ 을 적용하여 회로를 구성하였다. I/O 형식은 Yeh는 직렬형(1D)과 병렬형(2D)의 승산기를 제안하였으며, 본 논문과 비교의 일관성을 위해 병렬형 승산기에 대해서 논의하였다. 다만, 직렬형의 예를 보인 것은 전체 동작시간이 상당히 증가함을 보이기 위한 것이다. 유한체상에서 승산은 기약다항식에 따라 계산량이 많아지거나 적어진다. 그러므로 임의의 기약다항식에서 동작할 수 있는 일반성을 갖는 승산기를 설계하는 것이 연구의 목적이다. 그러므로 본 논문은 AND 게이트와 XOR 게이트를 사용하여 기본 셀들이 일반성을 갖게 설계하였다.

승산기를 구성하는 게이트의 수를 비교하면 $m=4$ 인 경우 AND 게이트는 Masoleh, Lee의 논문은 16개, 25개

표 1. $GF(2^4)$ 상의 승산기들의 비교표
Table 1. Comparison table of multipliers on $GF(2^4)$.

Multiplier Item	Yeh ^[11]		Wei ^[17]	Mastrovito ^[18]	Koc ^[7]	Masoleh ^[21]	Lee ^[16]		This Paper
	1-D	2-D					Type 1	Type 2	
1. Function	AB+C	AB+C	AB+C	AB	AB	AB	AB+C	AB+C	AB
2. F(x)	x^4+x+1	x^4+x+1	x^4+x+1	x^4+x+1	AOP	AOP	AOP	AOP	x^4+x+1 or AOP
3. I/O Format	Serial	Parallel	Parallel	Parallel	Parallel	Parallel	Parallel	Parallel	Bit-Parallel
4. AND	$3m$ (12)	$2m^2$ (32)	$3m^2$ (48)	$2m^2$ (32)	$2m^2$ (32)	m^2 (16)	$(m+1)^2$ (25)	$(m+1)^2$ (25)	$2m^2$ (32)
5. XOR	$2m$ (8)	$2m^2$ (32)	$2m^2$ (32)	$(m+1)^2$ (25)	$(m+1)^2$ (25)	$(m+1)^2$ (25)	$(m+1)^2$ (25)	$(m+1)(m+2)$ (30)	$2m^2$ (32)
6. D Flip-Flop	$10m+2$ (42)	$7m^2+16$ (128)	$10m^2$ (160)	$(m+1)^2$ (25)	-	-	$4(m+1)^2$ 100	$5(m+1)^2$ (125)	-
7. Minimum clock period	D_A+D_X+ $4D_L$	D_A+D_X+ $2D_L$	D_A+D_X+ D_L	D_A+3D_X	D_A+3D_X	D_A+2D_X	$D_A+D_X+D_L$	$D_A+D_X+D_L$	D_A+2D_X
Comment	D_A = the propagation delay of one 2-input AND gate D_X = the propagation delay of one 2-input XOR gate D_L = the propagation delay of one latch () = the total gate number of generalization for degree $m=4$ AOP means All One Polynomial of degree m								

로 우수하며, 타 연구와 본 연구는 32개로 다소 증가한다. XOR 게이트는 타 논문의 경우 25개로 우수하며, 본 연구는 32개로 약간 증가한다. Koc, Masoleh와 본 논문은 D 플립플롭을 전혀 사용하지 않으며, Wei, Mastrovito, Lee의 논문은 많은 수의 D 플립플롭이 필요하다. 동작시간은 D 플립플롭을 사용하지 않는 Masoleh와 본 논문이 가장 우수하며, Lee의 Type 2 승산기가 약간 우수하다. AOP 기약다항식은 수많은 기약다항식 중에서 특수한 기약다항식이며, 본 논문의 경우 AOP 기약다항식을 사용할 경우도 동일하게 소자들이 소요되는 장점이 있다.

승산기의 구조를 비교하면 Masoleh는 D 플립플롭을 사용하지 않는 간단한 AND 와 XOR 의 배열 구조로 구성되어 있으며 모듈성이 있으나 규칙성이 없어 소자가 증가하는 단점과 각 소자들 간의 연결이 매우 복잡한 단점이 있다. 반면에 Lee, Wei, Mastrovito는 시스토릭 구조로 동작하며, AND-XOR 셀 배열의 모듈성과 규칙성이 있으나 계이트 수가 증가하는 단점이 있다. 본 논문은 각 2개의 AND-XOR 셀 배열로 구성되어 있어 배열의 모듈성과 규칙성을 가지며, 소자간의 연결이 간단하고, 확장성이 용이한 장점이 있으며, 동작속도가 빠르다. 또한 AOP 기약다항식을 사용하는 경우도 동일한 회로

가 사용되므로 임의의 기약다항식에서도 동일한 동작속도를 갖는 장점이 있다. 또한 PSpice를 사용하여 제안한 고속 병렬 승산기의 동작을 확인하기 위해 시뮬레이션을 하였으며, 승산기가 정상적으로 동작함을 보였다.

V. 결 론

본 논문에서는 유한체상에서 승산을 수행하는 여러 가지 방법 중에서 한 가지 방법인 유한체 $GF(2^m)$ 상에서 두 다항식의 승산을 실현하는 비트-병렬을 갖는 고속 병렬 승산기를 제시하였다. 이 승산기는 먼저 피승수 다항식과 기약다항식의 승산을 병렬로 수행한 후 승수 다항식의 한 계수와 비트-병렬로 승산하여 결과를 생성하는 MOD 연산부를 제안하였다. MOD 연산부의 기본 셀은 2개의 AND 게이트와 2개의 XOR 게이트로 구성되며, 이들로부터 두 다항식의 비트-병렬 승산을 수행하여 승산결과를 얻도록 설계하였다. 또한 PSpice에 의한 시뮬레이션을 통하여 제안한 고속 병렬 승산기가 정상적으로 동작함을 보였다.

제시한 고속 병렬 승산기는 $m=4$ 인 경우 AND 게이트가 32개, XOR 게이트의 수가 32개 소요된다. 고속

병렬 승산기의 MOD 연산부는 1 단위시간(클럭시간)이 소비되며, 전체 지연시간은 m 단위시간이 소비된다. 그러므로 제시한 셀 배열 병렬 승산기의 전체 시스템 동작 시간은 m 단위시간이 소요되어 타 연구의 승산기보다 전체 지연시간이 빠른 장점이 있다. 또한 유한체상에서 수많은 기약다항식 중 특수한 기약다항식인 AOP 기약다항식을 사용할 경우도 동작속도는 변화가 없는 장점이 있다.

본 논문에서 제시한 고속 병렬 승산기는 각 2개의 AND-XOR 기본 셀들의 배열로 구성되기 때문에 회선 경로선택의 규칙성, 단순성, 배열의 모듈성, 병렬 동작의 이점을 가지며 특히 차수 m 이 증가하는 유한체상의 두 다항식의 승산에서 확장성을 갖이므로 다양한 유한체 연산회로에 적용할 수 있을 것이다.

참 고 문 헌

- [1] B. A. Laws and C. K. Rushforth, "A Cellular Array Multiplier for $GF(2^m)$," IEEE Trans. Computers, vol. C-20, pp. 1573-1578, Dec. 1971.
- [2] H. M. Shao, T. K. Truong, L. J. Deutsch, J. H. Yaeh and I. S. Reed, "A VLSI Design of a Pipelining Reed-Solomon Decoder," IEEE Trans. Computers, vol. C-34, pp. 393-403, May 1985.
- [3] C. C. Wang, T. K. Truong, H. M. Shao, L. J. Deutsch, J. K. Omura and I. S. Reed, "VLSI Architecture for Computing Multiplications and Inverses in $GF(2^m)$," IEEE Trans. Computers, vol. C-34, pp. 709-717, Aug. 1985.
- [4] P. A. Scott, S. E. Tarvares and L. E. Peppard, "A Fast Multiplier for $GF(2^m)$," IEEE J. Select. Areas Communications, vol. SAC-4, no. 1, pp. 707-717, Jan. 1986.
- [5] I. S. Hsu, T. K. Truong, L. J. Deutsch and I. S. Reed, "A Comparison of VLSI Architecture of Finite Field Multipliers Using Dual, Normal, or Standard Bases," IEEE Trans. Computers, vol. C-37, no. 6, pp. 735-739, Jun. 1988.
- [6] C. L. Wang and J. L. Lin, "Systolic Array Implementation of Multipliers for Finite Fields $GF(2^m)$," IEEE Trans. Circuits and Systems, vol. 38, no. 7, July 1991.
- [7] C. K. Koc and B. Sunar, "Low Complexity Bit-Parallel Canonical and Normal Basis Multipliers for a Class of Finite Fields," IEEE Trans. Computers, vol. 47, no. 3, pp. 353-356, Mar. 1998.
- [8] Kiamal Z. Pekmestzi, "Multiplexer-Based Array Multipliers," IEEE Trans. Computers, vol. 48, no.1, pp. 15-23, Jan. 1999.
- [9] H. Wu and M. A. Hasan, "Low Complexity Bit-Parallel Multipliers for a Class of Finite Fields," IEEE Trans. Computers, vol. 47, no. 8, pp. 883-887, Nov. 1998.
- [10] J. J. Wonziak, "Systolic Dual Basis Serial Multiplier," IEE Proceeding Computers and Digital Technology, vol. 145, no. 3, pp.237-241, July 1998.
- [11] C. S. Yeh, I. S. Reed and T. K. Truong, "Systolic Multipliers for Finite Field $GF(2^m)$," IEEE Trans. Computers, vol. C-33, pp. 357-360, Apr. 1984.
- [12] H. Wu and H. A. Hasan and L. F. Blake, "New Low-Complexity Bit-Parallel Finite Fields Multipliers Using Weekly Dual Basis," IEEE Trans. Computers, vol. 47, no. 11, pp. 1223-1234, Nov. 1998.
- [13] G. Drolet, "A New Representation of Finite Fields $GF(2^m)$ Yielding Small Complexity Arithmetic," IEEE Trans. Computers, vol. 47, no. 9, pp. 938-946, Sept. 1998.
- [14] A. Halbutogullari and C. K. Koc, "Mastrovito Multiplier for General Irreducible Polynomials," IEEE Trans. Computers, vol. 49, no. 5, pp. 503-518, May 2000.
- [15] Kiamal Z. Pekmestzi, "Multiplexer-Based Array Multiplier," IEEE Trans. Computer, vol. 48, No.1, pp.15-23, Jan. 1999.
- [16] C. Y. Lee, E. H. Lu and J. Y. Lee, "Bit Parallel Systolic Multipliers for $GF(2^m)$ Fields Defined by All-One and Equally Spaced Polynomials," IEEE Trans. Computers, vol. 50, no. 5, pp. 385-392, May 2001.
- [17] S. W. Wei, "A Systolic Power-Sum Circuit for $GF(2^m)$," IEEE Trans. Computers, vol. 43, no. 2, pp.226-229, Feb. 1994.
- [18] E. D. Mastrovito, "VLSI Design for Multiplication on Finite Field $GF(2^m)$," Proc. International Conference on Applied Algebraic Algorithms and Error-Correcting Code, AAECC-6, Roma, pp. 297-309, July 1998.
- [19] R. Lidl, H. Niederreiter and P. M. Cohn, Finite Fields, Addison-Wesley, Reading, Massachusetts, 1983.
- [20] S. B. Wicker and V. K. Bhargava, Error Correcting Coding Theory, McGraw-Hill, New York, 1989.
- [21] A. R. Masoleh and M. A. Hasan, "A New Construction of Massey-Omura Parallel Multiplier over $GF(2^m)$," IEEE Trans.

Computers, vol. 51, no. 5, pp. 511-520, May 2002.

- [22] H. Wu, "Bit-Parallel Finite Field Multiplier and Squarer Using Polynomial Basis," IEEE Trans. Computers, vol. 51, no. 7, pp. 750-758, July 2002.
- [23] C. L. Wang and J. H. Guo, "New Systolic Arrays for C+AB², Inversion, and Division in $GF(2^m)$," IEEE Trans. Computers, vol. 49, no. 10, pp. 1120-1125, Oct. 2000.
- [24] C. H. Kim, S. Oh and J. Lim, "A New Hardware Architecture for Operation in $GF(2^m)$," IEEE Trans. Computers, vol. 51, no. 1, pp. 90-92, Jan. 2002.
- [25] H. Fan and Y. Dai, "Fast Bit-Parallel $GF(2^m)$ Multiplier for All Trinomials," IEEE Trans. Computer, vol. 54, no. 4, pp. 485-490, Apr. 2005.
- [26] A. K. Daneshbeh, and M. A. Hasan, "A Class of Unidirectional Bit Serial Systolic Architectures for Multiplicative Inversion and Division over $GF(2^m)$," IEEE Trans. Computer, vol. 54, no. 3, pp. 370-380, Mar. 2005.
- [27] C. Lee, J. Horng, I. Jou and E. Lu, "Low-Complexity Bit-Parallel Systolic Montgomery Multipliers for Special Classes of $GF(2^m)$," IEEE Trans. Computer, vol. 54, no. 9, pp. 1061-1070, Sep. 2005.

저 자 소 개



성 현 경(정희원)

1982년 인하대학교 전자공학과 학사 졸업

1984년 인하대학교 전자공학과 석사 졸업

1991년 인하대학교 전자공학과 박사 졸업.

1991년 9월 ~ 현재 상지대학교 컴퓨터정보공학부 교수

<주관심분야 : Multiple-Valued Logic Design, VLSI 설계,
Information & Coding Theory, Cryptography Theory & Security, RFID 설계>