

FPGA+DSP 통한 기지국 비용 절감

글 | 디팩 보파나 알테라 코퍼레이션(Deepak Boppana / Altera Corp.)

무선 시스템 설계엔지니어는 FPGA와 DSP 간의 '지능적 파티셔닝(partitioning)' 을 통해 기능성과 경제성을 적절히 조화시킬 수 있다. 현재로서는 하나를 가지고 모든 것을 해결할 수 있는 디자인 솔루션은 존재하지 않는다.

DSP와 FPGA를 혼합 사용함으로써 미래의 변화에 대비하고 위험성을 제거하면서 비용절감 이점을 달성할 수 있다. 무선 기지국을 위해 프로그래머블 로직과 DSP를 결합한 시스템 파티셔닝은 디자인 및 시장에서의 성공 가능성을 높인다.

더 빠른 데이터 속도가 요구됨에 따라서 무선 셀룰러 시스템이 협대역 2G GSM 및 IS-95 시스템에서 현재의 W-CDMA 기반 3G 및 최대 10Mbps의 피크 데이터 속도를 지원하는 3.5G 시스템으로까지 발전했다.

궁극적으로 향후의 3GPP 규격은 MIMO(multiple-input multiple-output) 같은 복잡한 신호 프로세싱 기법과 함께 OFDMA(orthogonal frequency division multiple access) 과 MC-CDMA(multicarrier code division multiple access) 같은 새로운 무선 기술을 이용할 것이다.

이러한 기법들은 100Mbps를 넘는 목표 스투트를 달성하기 위해 매우 중요하다. 와이맥스(WiMAX) 같은 대안적인 OFDM 기반 광대역 무선 시스템들은 이미 70Mbps가 넘는 전송 속도를 달성하고 있다. 이러한 데이터 속도의 향상은 고차수 변조 기법과 가변 속도 채널 코딩에 의해 가능해졌다. 빔형성 및 MIMO 안테나 기법을 포함하는 복잡한 공간 신호 프로세싱은 추가의 하드웨어를 필요로 하지만 데이터 속도를 향상시키는 방법이다. 하지만 이들 기법을 이용하기 위해서는 진화하는 여러 종류의 표준에 걸쳐서 확장성 · 경제성 · 유연성을 요구하기 때문에 기지국 디자이너들에게 몇 가지 해결해야 할 과제를 남긴다.

변화하는 여러 종류의 목표

무선시스템 디자이너는 프로세싱 속도 · 유연성 · 출시시간


을 포함하는 다수의 중요한 요구들을 충족해야 할 필요가 있다. 이들 요인들이 결국에 하드웨어 플랫폼 선택을 결정한다. 중요한 요인들로 다음을 들 수 있다.

◆ **프로세싱 대역폭:** WiMAX 광대역 무선 시스템은 W-CDMA 또는 cdma2000 셀룰러 시스템보다 훨씬 높은 스투트 및 데이터 속도를 요구한다. 이러한 높은 데이터 속도를 지원하기 위해서는 토대가 되는 하드웨어 플랫폼이 상당한 프로세싱 대역폭을 제공해야 한다. 또한 터보 코딩/디코딩 같은 다수의 첨단 신호 프로세싱 기법과 프론트엔트 기능을 필요로 하는데, 고속 푸리에 변환/역 고속 푸리에 변환(FFT/IFFT) · 빔형성 · MIMO · 크레스트 계수 감소(CFR) · 디지털 전치왜곡(DPD) 같은 프론트엔트 기능은 초당 수십억 회의 MAC(곱셈 및 누산) 연산을 요할 정도로 연산 집중적이다.

◆ **유연성:** WiMAX는 비교적 새로운 시장으로서 현재 초기 개발 및 구축 단계에 있다. 마찬가지로 3GPP LTE 표준도 현재 정의되고 있는 중이며 최종적으로 표준화되기 전에 여러 번의 개정을 거쳐야 한다. 아직까지도 다수의 '모바일 광대역 기술' (와이맥스 · 와이브로 · 슈퍼 3G · LTE · 울트라 3G 등) 중에서 어느 것이 본격적으로 채택될 것인지 불분명하다. 현재 상황에서 표준이 확정적이지 않거나 다중 프로토콜을 이용한 기지국에는 최종 제품 유연성 및 재프로그램 가능성이 필수적이다. 이러한 유연성을 제공하는 시스템은 무선 시스템 제조업체 및 통신사업자의 CAPEX 및 OPEX 비용을 대폭적으로 절감할 뿐만 아니라 계속해서 진화하는 표준으로 인한 위험성을 완화한다.

◆ **비용 절감 경로:** 3G 시스템을 설계하고 구축하면서 얻은 귀중한 교훈 하나는 초기에 장기적인 비용 절감 전략을 구축하는 것이 중요하다는 점이다. 진화하는 와이맥스 및 LTE 표준은 결국 안정될 것이다. 그럼으로써 OEM 및 서비스 사업자가 경쟁력을 유지하기 위해서는 최종 제품의 가격이 유연성보다 더 중요해진다.

그림 1. OFDMA 시스템의 DSP/FPGA 파티셔닝



프로토타입 개발을 위해서 생산 단계에 이르기까지 매끄러운 비용 절감 경로를 제공하는 적절한 하드웨어 플랫폼을 선택함으로써 그렇지 않았을 경우에 시스템 재설계를 위해 소요될 수 있는 수백만 달러의 엔지니어링 비용을 절감할 수 있다.

시스템 아키텍처에서의 논리적인 작업 파티셔닝


제어 · 신호 프로세싱 · 데이터 경로 작업이 무선 기지국에 있어서 상당한 프로세싱 부하를 차지한다. 대부분의 기법들이 마이크로컨트롤러(MCU) · FPGA · 프로그래머블 DSP를 조합해서 이들 작업을 수행한다. MCU는 시스템을 제어하고, FPGA와 DSP는 데이터 흐름 프로세싱을 처리한다. 프로세싱을 많이 요구하지 않는 시스템들과 제어 지향적 작업들은 DSP 상의 소프트웨어를 이용해 구현되며, 더 무거운 작업들은 우수한 병렬 프로세싱 능력을 지닌 FPGA를 이용해 구현할 수 있다.

DSP와 FPGA를 조합함으로써 전체 시스템의 유연성을 달성하고 프로그램 가능성을 제공함으로써 버그를 교정하거나 여러 표준을 지원할 수 있다.

FPGA와 DSP 사이의 파티셔닝 전략은 프로세싱 요구 · 시스템 대역폭 및 시스템 구성 · 송신 및 수신 안테나의 수에 따라 좌우된다. <그림 1>은 와이맥스나 LTE 같은 OFDMA 기반 시스템에서 베이스밴드 물리층(PHY) 기능을 위한 일반적인 DSP/FPGA 파티셔닝을 보여준다.

첨단 다중 안테나 기술을 이용함으로써 이러한 시스템들이 제공하는 쓰루풋이 75~100Mbps에 달할 수 있다. 베이스밴드 PHY 기능은 크게 비트 레벨 프로세싱과 심볼 레벨 프로세싱

그림 2. FPGA의 임베디드 DSP 블록



기능으로 분류할 수 있다. 다음에서는 이들 기능의 개요와 비트 레벨 및 심볼 레벨 기능을 구현하기 위해 어떻게 FPGA를 이용해 DSP를 보완하는지에 대해 살펴보자.

심볼 레벨 프로세싱

OFDMA 시스템의 심볼 레벨 기능으로는 서브 채널화 · 디서브 채널화 · 채널 예측 · 이퀄라이저 · 순환 프리픽스 삽입 · 제거 기능이 있다. 시간-주파수 영역 변환 및 그 역은 각기 FFT 및 IFFT를 이용해 구현할 수 있다. 채널 예측 및 이퀄라이저는 오프라인으로 수행할 수 있으며 더 많은 제어 지향적 알고리즘을 수반함으로써 DSP에 더 적합하다.

반면에 FFT와 IFFT 기능은 규칙적인 데이터 경로 기능으로서 매우 높은 속도의 복잡한 곱셈을 수반하므로 FPGA로 구현하는 것이 더 적합하다.

<그림 2>는 하이엔드 FPGA(Altera의 Stratix II 디바이스)에 포함된 임베디드 DSP 블록이다.

DSP 프로세서가 일반적으로 최대 8개의 전용 곱셈기를 제공하는데 Stratix II 디바이스는 최대 384개의 18×18 전용 곱셈기를 제공함으로써 현재 출시된 DSP에 비해서 훨씬 높은 최대 346 GMAC에 달하는 쓰루풋을 제공한다.

신호 프로세싱 성능에 있어서 FPGA와 DSP 간의 이러한 큰 STC(space time coding)·빔 형성·MIMO 같은 첨단 다중 안테나 기법을 채택한 기지국을 다룰 때는 더욱 커진다. OFDM-MIMO의 조합은 현재와 미래의 와이맥스 및 LTE 무선 시스템에서 더 빠른 데이터 속도를 가능하게 하는 핵심적인 요인으로 널리 받아들여지고 있다.

〈그림 1〉은 기지국에 다중 송신 및 수신 안테나를 채택한 것을 보여주고 있다. 이 구성에서는 MIMO 디코딩을 수행하기에 앞서 각각의 안테나 스트림에 대해 심볼 프로세싱 기능을 구현함으로써 단일 비트 레벨 데이터 스트림을 발생시킨다. 직렬 방식으로 연산을 수행하는 DSP로 구현했을 경우 심볼 레벨의 복잡성은 안테나의 수에 비례해 증가한다.

예를 들어 변환 크기가 2048 포인트라고 했을 때 2개의 송신 안테나와 2개의 수신 안테나를 이용하면 FFT 및 IFFT 작업에 1GHz DSP의 성능 중 대략 60퍼센트를 소비한다.

반면에 FPGA를 이용한다면 다중 안테나 기법이 매우 효과적으로 구현될 수 있다.

FPGA는 다중 안테나로부터의 데이터 간에 병렬 프로세싱 및 시간 다중화를 제공한다. 위에서 살펴 본 2×2 안테나 FFT/IFFT 구성을 위해 알테라 Stratix II 2S180 FPGA를 이용할 경우, FPGA 프로세싱 능력의 5퍼센트 미만을 이용하여 구현할 수 있다.


다중 안테나 방식은 데이터 속도·어레이 게인·다이버시티 게인·공통 채널 간섭 억제 등에 있어 뛰어나다.

빔 형성 및 공간 다중화 MIMO 기법은 행렬 분해 및 곱셈을 수반하기 때문에 역시 많은 연산을 필요로 한다.

특히 이들 시스템에서 공통적으로 필요한 다중방정식 셋을 풀기 위해서는 Cholesky 분해·QR 분해·특이값 분해 기능이 유용하다.

이들 기능은 DSP에서는 그 성능을 빠르게 소진하는데 반해, 잘 알려진 시스템용 어레이 아키텍처를 사용하는 FPGA는 병렬 프로세싱 능력으로 인해 더 경제적인 솔루션을 구현

그림 3. 디지털 IF 프로세싱 기능



하기에 적합하다.

디지털 IF 프로세싱

〈그림 3〉은 디지털 상향 변환(DUC), 크레스트 계수 감소(CFR), 디지털 전치왜곡(DPD) 등을 포함하는 후속 디지털 중간 주파수(IF) 프로세싱을 위해 데이터를 베이스밴드 채널 카드로부터 RF 카드로 전송되는 데이터를 보여준다.

디지털 IF는 디지털 신호 프로세싱의 범위를 베이스밴드 영역에서 RF 영역인 안테나로까지 확대한다. 이것이 시스템의 유연성을 높이고 제조 비용을 낮춘다. 또한 디지털 주파수 변환은 전통적인 아날로그 기법에 비해 더 우수한 유연성 및 성능(감쇠 및 선택성에 있어서)을 제공한다. 기지국에 이용되는 전력 증폭기의 효율을 향상시키기 위해 CFR과 DPD 기능이 필요하다.

이들 기능은 또한 RF 카드의 전체 비용을 대폭적으로 절감한다. CFR과 DPD는 모두 100MSPS 이상의 높은 샘플링 속도로 복잡한 곱셈을 수반한다. DUC와 마찬가지로 IF 주파수를 베이스밴드 대로 내리기 위해 수신 측에서 디지털 하향 변환(DDC)이 필요하다. DUC와 DDC는 FIR(finite impulse response) 및 CIC(cascaded integrator-comb) 필터를 포함하는 복잡한 필터 아키텍처를 이용한다. 첨단 FPGA는 최고 350MHz의 속도로 동작하는 수백 개의 18×18 곱셈기를 제공한다.

이로 인해 다중 채널을 병렬로 처리할 수 있는 능력을 지닌 플랫폼을 제공할 뿐만 아니라 경제적인 통합적 단일 칩 솔루션을 제공한다. [K]



정통부, 대학 IT연구센터 4곳 신규 선정

정보통신부는 차세대이동통신 등 IT839 전략분야의 핵심기술을 개발하고 고급연구인력 양성을 위해 4개 대학에 IT연구센터(ITRC)를 신규로 선정했다.

올해 신규 선정된 센터는 지정공모 중 정보통신부와 국방부간 IT 기술 협력강화를 위해 선정된 ▲국방IT 분야(차세대 이동통신)에서는 아주대학교 '국방전술네트워크 연구센터' ▲IT기술의 융·복합 환경변화에 대응한 IT·BT융합기술 분야인 u-헬스케어 센서 및 컴퓨팅분야(차세대 PC)는 경희대학교 '동서신의학 u-라이프케어 연구센터'가 선정됐다.

또한, 국가 및 지역균형발전을 위하여 수도권을 제외한 지방대학을 대상으로 선정한 자유공모의 경우 ▲RFID/USN 분야는 동명대학교가 '유비쿼터스 향만 IT연구센터'와 전남대학교가 '친환경 어류양식 연구센터'가 각각 선정됐다.

이번에 선정된 센터는 정보통신연구진흥원과 이달에 협약을 맺고 본격적으로 연구를 추진해 나가는데, 지정공모로 선정된 2개 연구센터에는 연구비 및 기자재구입비, 연구참여 대학원생 인건비 등에 최장 8년간 매년 8억원 규모로 총 64억원을 지원하고, 자유공모 2개 연구센터는 최장 5년간 연 5억원 규모로 25억원이 지원된다.

문의: 정보통신정책본부 기술정책팀 오태건
(02-750-2323, gun@mic.go.kr)

정통부, 대포폰 단속 강화

정보통신부는 불법목적으로 개통된 타인명의 휴대폰(이하 '대포폰')을 활용한 사기·불법 스팸 등 피해를 차단하기 위한 대책들을 경찰청 및 이동사와 함께 시행할 계획이라고 지난달 9일 밝혔다.

정통부는 명의도용 예방을 위해 대리점 등에서 본인명의 휴대폰 가입 신청이 들어오는 경우, 해당 이용자에게 직접 SMS로 이와 같은 사실을 알려 사전에 명의도용을 예방할 수 있는 모바일 세이프(M-safer)서비스에 대한 홍보를 강화할 계획이다. 또한, 이동사가 유령 법인으로 의심되는 경우 가입 회선 수를 제한할 수 있도록 약관을 개정하고 대포폰 이용자에 대한 데이터베이스를 사업자들이 축적하여 활용토록 할 예정이다.

아울러, 대포폰 대량유통을 차단하기 위해 정보통신윤리위원회를 통해서 포털들의 인터넷상 대포폰 판매 정보를 삭제하고 해당 사이트(블로그·카페 등)에의 접근을 차단하도록 유도할 계획이다.

한편, 실제 적발된 대포폰 이용사례에 대해서는 경찰청과 이동3사 간 대포폰 신고처리 핫라인을 운영하여 신고접수된 대포폰 사례들에 신속대응케 된다.

대포폰은 다른 사람의 명의를 대여 또는 도용하거나 신실된 유령법인 명의로 개통된 후 유통되어 범죄 등에 활용되는 휴대폰으로 대포통장·대포차 등과 함께 사기 등 범죄에 악용됨에도 사법당국이 추적하기 곤란한 문제가 있어왔다.

실제로 사기범들이 옥션 등 사이트에 물건을 헐값으로 올려놓은 후 구매희망자와 대포폰으로 통화하면서 직접거래를 유도하여 대포통장에 입금케 한 후 도망간 사례도 있었다. 대포폰은 불법스팸 처벌 회피에 이용되는 경우가 많고, 대량요금을 발생시킨 후 잠적하여 통신요금채납 등 문제도 야기하여 왔다.

문의: 통신전파방송정책본부 통신이용제도팀 정철중
(02-750-1351, jumg@mic.go.kr)