

## 2차원 링-밴ян 망의 신뢰성 분석

(Reliability Analysis of the 2-Dimensional Ring-Banyan Network)

박 재 현 <sup>†</sup>

(Jae-Hyun Park)

**요약** 편향 자기 경로 제어 방법을 사용하는 고성능 고장 감내 스위칭 망인, 2차원 링-밴ян 망은 비균일 부하를 가하였을 경우에 사이클릭 밴ян 스위칭 망보다 성능이 우수하다. 본 논문에서는 이 망의 신뢰성 분석을 제시한다. 하드웨어 복잡도를 반영한 확률적 모형을 사용하여, 고장까지의 평균시간 (Mean-Time-to-Failure)을 계산하여 제시하였다. 결과적으로, 최근에 개발된 Hui의 망 보다,  $16 \times 16$  망은 27.5%,  $64 \times 64$  망은 51.0%, 이 스위칭 망의 신뢰성이 높음을 알 수 있었다.

**키워드 :** 결합 감내 셀 스위칭 망, 신뢰성 분석

**Abstract** 2-Dimensional Ring-banyan network is a high-performance fault-tolerant switching network using a deflection self-routing. The throughput of the switching network is better than that of Cyclic Banyan network under non-uniform traffic. In this paper, we present an analytic reliability analysis of the fault-tolerant switching network. We present the Mean-Time-to-Failure that is calculated by using probabilistic model. This model also takes into account a hardware complexity. In case of  $16 \times 16$  size, the presented switching network is 1.275 times more reliable than Hui's switching network. And it is 1.510 times more reliable than Hui's network in case of  $64 \times 64$  size.

**Key words :** Fault-Tolerant Cell Switching Network, Reliability Analysis

### 1. 서 론

고품질의 서비스를 제공하기 위해서, 스위칭 시스템은 중단 없이 운영되어야 하며, 일반적으로 높은 신뢰성을 제공한다. 신뢰할 수 있는 스위칭 시스템을 구성하기 위해서는, 신뢰성 있는 스위칭 망의 구성이 필수적이다. 또한 최근에 또 다른 용용으로, 분산/병렬 센서 망의 처리장치들과 분산된 센서 배열들 사이의 상호연결 망으로써, 스위칭 망이 널리 사용되고 있다[1]. 결합 감내 성은 이러한 용용에 있어도 역시 중요하게 고려된다.

결합 감내성을 제공하기 위해서, 입력 정합들과 출력 정합들 사이에 다중 경로들을 제공하는 많은 다단 스위칭 망들이 제안되어 왔다. 예를 들어 베니쉬 (Benes) 망과 클로스(Clos) 망, 그리고 다중/병렬 밴ян 망과 Itoh의 망, 그리고 Hui의 망이 그것들이다[2-4]. 베니쉬 망의 경우는 두 개의 밴ян 망들을 망의 가운데 스위칭 단계에서 상호 대칭되게 연결한 것이다. 그렇지만, 중간 단계 이후에는, 유일한 경로만이 존재하여, 결합 감내성이 없는 단점을 지닌다[2]. 클로스 망은 전화 교환기와

다중처리기 상호연결, 데이터 통신에 널리 사용되어 왔다[3]. 이 망 역시 중간 단계 뒤로는 유일한 경로만이 있어, 첫 단계에서만 결합 감내성을 제공한다. 다중/병렬 스위칭 망은 추가적인 스위치 회로 편들을 사용하여, 입력 단들과 출력 단들 사이에 추가한 편들의 수의 다중 경로들을 제공한다. 그러나, 이 방법 또한 첫 번째 단계에서만 결합 감내성을 제공한다. Itoh의 망과 Hui 망[4]은 다중 경로들을 제공하나, 여러 종류의 단위 스위치들을 사용하여 단위 모듈로의 구성이 불가능하고, 또한 망의 구조도 복잡하다[2].

2차원 링-밴ян 망은 밴ян 망의 장점인 자기 경로제어의 간단함을 유지함과 동시에, 한 종류의 단위 스위치를 사용하고, 적은 하드웨어 비용과 간단한 자기 경로제어 방법을 사용하여, 모든 스위칭 단계들에서의 모든 링크들을 사용하여 결합 감내성을 제공할 수 있다. 또한 이 스위칭 망은 비균일 부하를 가하였을 경우에 기존의 사이클릭 밴ян 스위칭 망보다 성능이 우수하다[5,6]. 본 논문에서는 2차원 링-밴ян 스위칭 망의 신뢰성의 수학적 분석을 제시한다. 2절에서 2차원 링-밴ян 망을 소개한다. 3절에서 이 망의 신뢰성의 분석을 제시한다. 끝으로 4절에서 결론을 맺는다.

<sup>†</sup> 정 회 원 : 중앙대학교 컴퓨터공학부 교수

hyunie@cau.ac.kr

논문접수 : 2006년 4월 21일

심사완료 : 2007년 4월 4일

## 2. 2차원 링-밴안 망과 셀 스위칭

### 2.1 2차원 링-밴안 망

2차원 링-밴안 망의 기본 블록 도는 그림 1에 도시한 바와 같다. 참고문헌[6,7]의 대수적 표기법에 따라 다음과 같이 스위칭 망을 기술할 수 있다. 각 스위칭 단계는 첫 단계를 1로 시작하여, 연속으로  $\log_2 N$ 까지 번호를 붙여 표현한다.  $N$  개의 입출력 링크들은  $\log_2 N$  자리수의 이진수로 번호를 붙여 표현한다. 즉  $link(p_{\log_2 N}, p_{(\log_2 N)-1}, \dots, p_1)$ 와 같이 표현 한다. 각 스위칭 단계에서, 단위 스위치(Switching Element: SE)는  $(\log_2 N)-1$  자리수의 이진수들로,  $(p_{(\log_2 N)-1}, p_{(\log_2 N)-2}, \dots, p_1)$ , 표현하는데, 이는 위로부터 시작하여, 스위칭 단계 내에서의 상대적 위치를 이진수로 표현한 것이며, 레벨(level)이라고도 부른다. 입력 셀의 목적 주소는  $A = (a_1, a_2, \dots, a_{\log_2 N})$ 로 표현한다. 그러면, 밴안 망은 다음과 같이 정의된다.




그림 1  $16 \times 16$  2차원 링-밴안 망

**정의 1.** 밴안 망의 단계  $i$ 에서의 각 SE ( $p_{(\log_2 N)-1}, p_{(\log_2 N)-2}, \dots, p_1$ )에 대해, 각 출력 연결은 단계  $i+1$ 의 입력 연결에 다음 규칙에 따라 연결된다[6,7].

$$\beta_i[(p_i, p_{i-1}, \dots, p_1)_i] = (p_{i-1}, p_{i-2}, \dots, p_1, 0)_{i+1}, \quad (1)$$

$link(p_i, p_{i-1}, \dots, p_1, 0)_i$ 로 연결

$$\beta_i[(p_i, p_{i-1}, \dots, p_1)_i] = (p_{i-1}, p_{i-2}, \dots, p_1, 1)_{i+1}, \quad (2)$$

$link(p_i, p_{i-1}, \dots, p_1, 1)_i$ 로 연결

여기서  $1 \leq i \leq (\log_2 N) - 1$ 이다. ■

SE들 사이의 연결들은 연산  $\beta_j$ 는 표현되는데, 이 연산자는 단계  $i$ 의 한 SE로부터 단계  $i+1$ 의 SE로의 사상(mapping)으로 연결을 표현한다. 즉, 연산  $\beta_0$ 는 상위 출력 링크를 통해서 도달 가능한 SE를 기술하기 위해서 사용되었고, 연산  $\beta_1$ 은 하위 출력 링크를 위해서 사

용되었다. 2차원 링-밴안 망을 만들기 위해 추가된 연결들은 다음과 같이 기술할 수 있다.

**정의 2.** 2-차원 링-밴안 망을 구성하기 위해, 밴안 망에 추가하는 링크들을 기술 방법은 다음과 같다[5].

$$y_1[n_{i,j}] = n_{i,(j+1)} \bmod (N/2) \quad (3)$$

$$y_{-1}[n_{i,j}] = n_{i,(j-1+2\exp(i-1))} \bmod (2\exp(i-1)), \quad (4)$$

여기서, 기호  $n_{i,j}$ 는 단계  $i$ , 레벨  $j$ 의 SE이고,  $1 \leq i \leq \log_2 N$ 이고  $0 \leq j < N/2$ 이다. ■

다시 말해,  $N \times N$  2-차원 링-밴안 망은 위의 연산자  $y_1$ 과  $y_{-1}$ 로 표현되는 링크들을  $N \times N$  밴안 망에 추가해서 구성 할 수 있다.

### 2.2 원전 적응 자기 경로제어법

**정의 3.** 2차원 링-밴안 망의 각 SE의 적응 자기 경로제어 알고리즘은 다음과 같다[5].

(여기서  $s \in \{0, 1\}$ 이다.)

각 입력 셀에 대하여,

1.  $k = 0$  인 경우,

- (a)  $\beta_s[\cdot]$  ( $= a_i[\cdot]$ )로 보낸다.
- (b) 만약 실패하면,  $\beta_{s-1}[\cdot]$  ( $\neq a_i[\cdot]$ )로 보낸다.
- (c) 만약 실패하면,  $y_{-1}[\cdot]$ 로 보낸다.
- (d) 만약 실패하면,  $y_1[\cdot]$ 로 보낸다.

2.  $k \neq 0$  인 경우,

- (1)  $y_{-1}[\cdot]$ 로 보낸다.
- (2) 만약 실패하면,  $y_1[\cdot]$ 로 보낸다.
- (3) 만약 실패하면,  $\beta_1[\cdot]$ 로 보낸다.
- (4) 만약 실패하면,  $\beta_0[\cdot]$ 로 보낸다.

$k$ 를 수정하는 규칙은 다음과 같다.

1.  $k = 0$  일 때,

- (1) 만약  $\beta_0[\cdot] = a_i[\cdot]$  그리고  $\beta_1[\cdot]$ 가 선택되었다면,  $k \leftarrow 2^{i-1}-1$ .
- (2) 만약  $\beta_1[\cdot] = a_i[\cdot]$  그리고  $\beta_0[\cdot]$ 가 선택되었다면,  $k \leftarrow 1$ .
- (3) 만약  $y_1[\cdot]$ 가 선택되었다면,  $k \leftarrow 2^{i-1}-1$ .
- (4) 만약  $y_{-1}[\cdot]$ 가 선택되었다면,  $k \leftarrow 1$ .

2.  $k \neq 0$  일 때,

- (1)  $\beta_0[\cdot] = a_i[\cdot]$  그리고  $\beta_1[\cdot]$ 가 선택되었다면,  $k \leftarrow k \times 2 - 1$ .
- (2) 만약  $\beta_1[\cdot] = a_i[\cdot]$  그리고  $\beta_0[\cdot]$ 가 선택되었다면,  $k \leftarrow k \times 2 + 1$ .
- (3) 만약  $\beta_1[\cdot] = a_i[\cdot]$  그리고  $\beta_0[\cdot]$  선택되었다면,  $k \leftarrow k \times 2$ , 여기서,  $j \in \{0, 1\}$ .
- (4) 만약  $y_1[\cdot]$ 가 선택되었다면,  $k \leftarrow k - 1$ .
- (5) 만약  $y_{-1}[\cdot]$ 가 선택되었다면,  $k \leftarrow (k + 1) \bmod 2^{i-1}$ .

이러한 적응 자기 경로제어 알고리즘은 할당된 링크에 결함이 발생하거나, 셀들의 충돌이 발생하는 경우에

해당 링크를 우회하는 경로를 만들기 위해 사용한다. 이 적용 자기 경로제어 알고리즘의 정당성은 참고문헌[5,7]에서 증명되었다.

### 3. 2차원 링-밴안 망의 신뢰성 분석

이 절에서는 2차원 링-밴안 망의 신뢰성을 분석한다. 이 분석을 위해서, [8]과 [9]의 모형과 유사한 다음과 같은 고장 모형을 사용한다. 우리는 한 연결을 통해 셀을 스위칭하기 위해 필요한 제어 회로를 모듈로 모형화 한다. 신뢰성 분석의 기본 단위인 요소를 하나의 연결과 두 모듈들로 정의한다. 즉, 한 요소는 한 단계의 출력 모듈과 그것을 연결하는 링크 그리고 이것이 연결되는 다음 단계의 입력 모듈로 구성된다. 우리는 또한 신뢰성 분석을 위해 다음과 같이 가정한다.

- 한 요소가 고장나게 되는 사건은 독립 사건이며, 이는 임의로 일어나게 된다.
- 고장난 요소들이 스위칭 망의 어떤 임의의 한 입출력 쌍 간의 연결을 불가능하게 만들 경우, 스위칭 망은 고장난 것으로 간주된다.

#### 3.1 망의 고장을 초래하는 결함들의 기대치

분석의 편리함을 위해서, 스위치의 요소들을 다음과 같이 세 부분들로 나눈다. (1) 첫째 단계의 입력요소들, (2) 중간 단계들로 불리는, 단계 1로부터 단계( $\log_2 N$ ) - 1까지의 출력 요소들과, 추가된 연결들로 구성된, 연쇄-출력 요소들, 그리고 (3) 마지막 단계의 출력 요소들과 연쇄-출력 요소들이 그것들이다.

**보조 정리 1.** 중간 단계  $s$  ( $1 \leq s \leq (\log_2 N) - 1$ ) 가  $i$ 개의 고장난 요소들을 가짐에도 불구하고, 다음 단계로의 연결을 제공할 수 있는 확률  $q_s(i)$ 는 다음과 같다.

$$q_s(i) = \frac{T_s(i)}{\binom{2N}{i}}, \quad (5)$$

$$\text{여기서 } T_s(i) = \sum_{j=0}^{\lfloor k/3 \rfloor} \sum_{k=0}^{\lfloor (i-3j)/2 \rfloor} \binom{N/2}{j} \binom{N/2-j}{k} \cdot \binom{N/2-j-k}{i-3j-2k} 4^j 6^k 4^{i-3j-2k} - X_s(j, k)$$

$$\text{그리고 } X_s(j, k) = \begin{cases} 2^j, & j = N/2 \text{ 경우} \\ 0, & \text{나머지 경우} \end{cases}$$

**증명.** 첫째, 분모는 한 단계  $s$ 에  $i$ 개의 고장난 요소들이 있을 경우에 가능한 고장 패턴의 총수이다. 각 단계는  $N/2$ 개의 SE로 구성되어 있고, 각 SE는 4개의 요소들을 가진다. 따라서 각 단계의 요소들의 총수는  $2N$ 이다. 둘째, 분자  $T_s(i)$ 는 단계  $s$ 가  $i$ 개의 고장 요소들을 가지고도 계속하여 동작하는 고장 패턴들의 총 수이다. SE의 고장은 하나의 고장, 혹은 두개의 고장들, 세 개의 고장들로도 일어날 수 없는 경우가 있다. 만약  $j$ 개의

SE들이 세개의 고장난 요소들을 가지고 있고,  $k$ 개의 SE들이 두개의 고장난 요소들을 가지고 있으면,  $i-3j-2k$ 개의 SE들이 하나의 고장난 요소를 가진다. 그런데, 동일한 단계내의 모든 SE들의 모든 출력 요소들이 고장나는 경우에는 그 단계는 더 이상 연결을 제공하지 못한다. 이러한 경우를  $X_s(j, k)$ 를 사용하여 배제한다. ■

이제  $q_s(i)$ 들을 가지고, 반복적 방법에 의해서  $k$ 개의 고장난 요소를 있는 경우의 중간 단계들의 생존 확률(survival probability)을 유도할 수 있다.

**정리 1.** 부 망(subnetwork)  $S_j$  ( $1 \leq j < \log_2 N$ )가,  $k$ 개의 고장난 요소들을 가지고도, 마지막 단계로의 연결들을 여전히 제공할 확률은 다음과 같다.

$$Q_j(k) = \sum_{I_j^k \in U_j^k} D_j(I_j^k) q_s(i_{j1}) Q_{j+1}(i_{j2}), \quad (6)$$

$$\text{여기서 } U_j^k = \{I_j^k | I_j^k = \langle i_{j1}, i_{j2} \rangle, i_{j1} + i_{j2} = k\},$$

$$Q_{(\log_2 N)-1}(i) = q_s(i) (s = (\log N) - 1 \text{ 일 때})$$

$$\text{그리고 } D_j(I_j^k) = \frac{\binom{L_j^1}{i_{j1}} \binom{L_j^2}{i_{j2}}}{\binom{L_j}{k}} \text{ 이다.}$$

**증명.** 부 망  $S_j$ 는 단계  $j$ 의 한 중간 단계와 그 뒤의 중간 단계들로 구성되어 있는 부 망  $S_{j+1}$ 로 구성되어 있다. 여기서, 부 망  $S(\log_2 N)-1$ 은 단계  $(\log_2 N) - 1$ 이다.  $i_{j1}$ 와  $i_{j2}$ 가 각각 단계  $j$ 와 부 망  $S_{j+1}$ 의 고장난 요소들의 수라고 가정하자. 그리고  $I_j^k$ 가  $i_{j1} + i_{j2} = k$ 인  $\langle i_{j1}, i_{j2} \rangle$  쌍이라고 하자.  $L_j$ 가 부 망  $S_j$ 내의 요소들의 총수라 하자, 그리고  $L_j^1$ 과  $L_j^2$ 는  $S_j$ 안의 두 부분들 각각의 요소들 각각의 총 수라고 하자. 따라서,  $L_j^1 + L_j^2 = L_j$ 이고,  $L_j^1 = 3/2N$ 이고  $L_j^2 = L_{j+1}$ 인 것은 명백하다. 이때 경계 조건은  $L(\log_2 N)-1 = 3/2N$ 이다. 그러므로, 부 망  $S_j$ 안에서 하나의 고장 패턴  $I_j^k$ 이 일어날 확률은 위의  $D_j(I_j^k)$ 이다. 따라서, 부 망  $S_j$ 가  $k$ 개의 고장난 요소들을 가진 후에도 계속 동작할 수 있을 확률은 위의  $Q_j(k)$ 이다. ■

위의 식 (6)에 따라, 단계  $(\log_2 N) - 1$ 로 부터 시작해서 단계 1로 반복적으로 계산하면,  $k$ 개의 고장난 요소들을 갖는 중간 단계들의 생존 확률  $Q_1(k)$ 를 얻을 수 있다.

다음에서, 단계 1의 입력 요소들의 생존 확률을 제시한다. 이 2차원 링-밴안 망의 신뢰성을 위협하는 부분은, 사이클릭 밴안 망[8]을 비롯한 모든 고장 감내 스위칭 망들과 동일하게, 첫 스위칭 단계와 입력 정합의 연결 부분과 마지막 단계의 출력 연결들과 연쇄-연결들이 있다. 이들 약한 부분들을 사이클릭 밴안 망과 동일한 방법을 사용하여 보강할 수 있다.

**보조 정리 2.** 단계 1의  $k$ 개의 입력 요소들이 고장이지만, 모든 입력 정합들이 단계 1의 모든 단위 스위치들

로 연결들을 여전히 제공받을 확률은 다음과 같다.

$$Q_f(k) = \frac{\binom{N/2}{k} 2^k}{\binom{N}{k}} \quad (7)$$

**증명.** 참고문헌 [8]에 제시된 방법을 사용하면, 각 입력 정합은 단계 1의 두 입력 요소들에 접근한다. 단계 1에는 이러한 두 입력 요소들이  $N/2$ 개가 있다. 동시에 이러한 한 쌍의 요소들이 모두 고장나지 않으면, 스위칭 망은 입력 정합으로부터 접근될 수 있다. 따라서, 위 식의 분자는  $k$ 개의,  $0 \leq k \leq N/2$ , 고장난 요소들이 있음에도 불구하고, 모든 입력 정합들이 스위치에 접근 가능한 고장 패턴들의 총수이다. ■

**보조 정리 3.** 마지막 단계의  $k$ 개의 출력 요소들이 고장임에도 불구하고, 모든 출력 정합들로 연결이 여전히 제공될 확률은 다음과 같다.

$$Q_l(k) = \frac{T_l(k)}{\binom{4N}{k}},$$

$$\text{여기서 } T_l(k) = \sum_{i=0}^{\lfloor k/5 \rfloor} \sum_{j=0}^{\lfloor (k-5i)/4 \rfloor} \sum_{m=0}^{\lfloor (k-5i-4j)/3 \rfloor} \sum_{n=0}^{\lfloor (k-5i-4j-3m)/2 \rfloor} C(k, i, j, m, n) 2^i 13^j 26^m \cdot 8^{k-5i-4j-3m-2n}, \quad (8)$$

그리고  $C(k, i, j, m, n) =$

$$\binom{N/2}{i} \binom{N/2-i}{j} \binom{N/2-i-j}{m} \cdot \binom{N/2-i-j-m}{n} \binom{N/2-i-j-m-n}{k-5i-4j-3m-2n}.$$

**증명.** 이 보조정리에 대한 증명은 보조정리 1과 매우 유사하여, 증명을 생략한다. ■

이제  $k$ 개의 고장 요소들을 가진 후에도 전체 망이 입력 정합들과 출력 정합들의 사이에 연결을 제공할 수 있는 확률  $Q(k)$ 를 구할 수 있다. 단계 1의 입력 요소들의 고장 개수를  $i_1$ 로, 중간 단계들의 출력과 연쇄-출력 요소들의 고장 개수를  $i_2$ 로, 그리고 마지막 단계의 것들에서의 고장의 개수를  $i_3$ 로 각각 표현하자. 그리고,  $i_1 + i_2 + i_3 = k$ 인 세 쌍  $I^k = \langle i_1, i_2, i_3 \rangle$ 을 정의하자.

**정리 8.**

$$Q_k = \sum_{I^k \in U^k} D(I^k) Q_f(i_1) Q_l(i_2) \cdot$$

$$Q_l(i_3) \text{ 여기서 } U^k = \{ I^k | I^k = \langle i_1, i_2, i_3 \rangle$$

,  $i_1 + i_2 + i_3 = k \}$  그리고

$$D(I^k) = \frac{\binom{N}{i_1} \binom{L_1}{i_2} \binom{3N}{i_3}}{\binom{4N+L_1}{k}}$$

**증명.** 이 정리에 대한 증명은 정리 1과 매우 유사하여, 증명을 생략한다. ■

$k$ 개 또는 그보다 적은 고장들이 전체 망 고장을 초래하는 확률  $P(k)$ 은  $P(k) = 1 - Q(k)$ 이다. 확률  $p(i)$ 를  $i$  번째 고장이 전체 망의 고장을 초래할 확률이라고 하면, 확률  $P(k)$ 은 다음과 같다.

$$P(k) = \sum_{i=3}^k p(i)$$

$P(k)$ 에 관한 위의 두 개의 등식들로 부터, 모든  $i$ 에 대해서 확률  $p(i)$ 를 얻을 수 있다. 우리는 스위칭 망에 고장을 초래하는 고장 요소들의 기대치  $\kappa$ 를 다음과 같이 구할 수 있다.

$$\kappa = \sum_{i=3}^B ip(i)$$

(여기서  $B = N \log_2 N + N + 1$ )이다. 다양한 망 크기,  $N$ 에 대한  $\kappa$ 는 표 2에 제시되었다.

### 3.2 2차원 링-밴ян의 고장까지의 평균시간

고장이 비율  $\lambda$ 로 각 요소들에게 독립적으로 일어난다는 가정 하에서, 2차원 링-밴ян 망의 평균 고장 시간 ( $MTTF$ )을 유도한다. 2차원 링-밴ян 망의 신뢰성 함수  $R(t)$ 는 다음과 같다.

$$R(t) = \sum_{i=0}^E Q(i) \binom{E}{i} (e^{-\lambda t})^{E-i} (1-e^{-\lambda t})^i$$

여기서  $E=N+3(N \log_2 N + N + 1)/2$ 는 망의 요소들의 총 수이다.

**정리 9.** 2차원 링-밴ян 망의  $MTTF$ 는 다음과 같다.

$$MTTF = \frac{1}{\lambda} \sum_{i=0}^E \frac{Q(i)}{E-i}$$

이 정리의 증명은 [9]에 있다.

스위칭 망들의 공정한 신뢰성 비교를 위해서, 먼저 고장율을 결정하는 하드웨어 복잡도에 관해 알아보자. 하드웨어의 복잡도가 로직 게이트의 수에 비례한다고 가정하면, 각 스위칭 망의 스위치 패브릭(Fabric)의 하드웨어 복잡도는 표 1에 제시된 바와 같다.

표 1 스위치 패브릭의 하드웨어 복잡도

Component	Banyan	Tzeng's Switch	2D Ring-Banyan
Input Cell Buffers	7168	10752	14336
Complete Interconnection	454	1020	1812
Output Cell Latches	224	336	448
Contention Control	54	132	196
Subtotal	7900	12240	16792
Deviation-tag Processing	0	0	1948
Additional Contention Control	0	112	448
Total	7900	12576	19188

하나의 단위 스위치 패브릭의 게이트 수를 계산하기 위해서, 우리는 다음과 같이 가정한다. NAND 게이트를 위해서 하나의 게이트가 필요하고, Exclusive-OR를 위해서 3개의 게이트가, Flip-Flop을 위해서 7개의 게이트가 필요하다. 각 단위 스위치는 입력 셀 버퍼들과 출력 셀 랙 쥐들(Latches), 그리고 이 입력 셀 버퍼로부터 출력 셀 랙 쥐로 셀을 전송하는 완전 연결(Complete Interconnection)들, 그리고 일반적인 층돌 제어 로직으로 구성된다.

입력 셀 버퍼는 64 바이트들을 저장하기 위해서 512 개의 플립플롭들로 구성된다. 출력 셀 랙 쥐는 2 바이트들을 저장하기 위한 16 플립플롭들로 구성된다. 완전 연결을 구성하기 위한 플립플롭들의 수는 (입력 셀 버퍼의 수) × (출력 셀 랙 쥐들의 수) × (2 바이트 대역폭)으로 계산된다. 여기에 추가적으로 이탈 꼬리표  $k$ 를 처리하기 위한 로직과 정의 7에서 정의된 층돌 해결을 위한 로직이 필요하다.

위의 표 1에 보인 바와 같이, 스위칭 망의 하드웨어 복잡도는 셀 버퍼와 완전 상호연결에 의해 결정된다. 표 1에 나타난 바와 같이, 제시된 망에서의 하나의 추가된  $2 \times 2$  SE는 근본적으로 하나의  $4 \times 4$  크로스바 스위치이기 때문에, 한  $2 \times 2$  추가된 SE의 한 요소의 하드웨어 복잡도는 한 일반적인  $2 \times 2$  SE에서의 요소의 그것의 대략 2 배라고 할 수 있다. 또한 [9]의 망의 추가된  $2 \times 2$  SE는 근본적으로 하나의  $3 \times 3$  크로스바 스위치이기 때문에, 한  $2 \times 2$  추가된 SE의 한 요소의 하드웨어 복잡도는 한 일반적인  $2 \times 2$  SE에서의 요소의 그것의 대략 1.5 배라고 할 수 있다.

따라서 공정한 신뢰성을 비교를 위해, 각 망의 요소들의 고장율들을 하드웨어 복잡도를 고려하여, 각각 다음과 같이 가정한다. 추가된  $2 \times 2$  SE 요소의 고장율이  $\lambda$ 라고 가정할 때, 일반적인  $2 \times 2$  SE의 한 요소가 고장이 날 가능성을  $(1/2)\lambda$ 라고 가정한다. 또한 [9]의 망의 추가된  $2 \times 2$  SE의 경우  $(2/3)\lambda$ 라고 가정한다. 일반적인 엘타 망의  $MTTF_0$ 는 다음과 같다[9].

$$MTTF_0 = \int_0^{\infty} e^{-(1/2)\lambda E_0 t} dt = \left(\frac{1}{2}\lambda E_0\right)^{-1}$$

여기서  $E_0 = N + N \log_2 N$ .

표 2에 나타난 바와 같이, 제시된 스위칭 망이 최근에 [4]에 제시된 Hui의 망 보다,  $16 \times 16$  망은 27.5%,  $64 \times 64$  망은 51.0% 신뢰성이 높아짐을 알 수 있다.

표 3 스위칭 망들의  $MTTF$

$N$	4	16	64
$MTTF_0$	$(6.0 \lambda)^{-1}$	$(40.0 \lambda)^{-1}$	$(224.0 \lambda)^{-1}$
$MTTF_T$	$(2.3 \lambda)^{-1}$	$(6.9 \lambda)^{-1}$	$(17.2 \lambda)^{-1}$
$MTTF$	$(2.3 \lambda)^{-1}$	$(6.0 \lambda)^{-1}$	$(13.7 \lambda)^{-1}$

그리고, 표 3에 나타난 바와 같이,  $64 \times 64$  크기의 망의 경우, Tzeng [9]의 추가된 벤안 스위칭 망에 비해,  $MTTF$ 가 1.3배의 우수함을 알 수 있다.

## 5. 결론

본 논문에서는 편향 자기 경로 제어 방법을 사용하는, 고성능 고장 감내 스위칭 망인 2차원 링-벤안 망의 신뢰성을 분석하였다. 제시된 다단 스위칭 망은 적응 자기 경로제어 분산 알고리즘을 사용하고, 이는 자기 경로제어라고 하는 벤안 망의 특성을 유지하며, 추가된 링크들을 포함하는 모든 링크들을 사용하여, 입력 정합들과 출력 정합들 사이에 다중 경로를 제공한다. 우리는 게이트 수에 근거를 둔 하드웨어 복잡도를 반영한 확률적 모형을 사용하여, 고장까지의 평균시간(Mean-Time-to-Failure)을 계산하여 제시하였다. 결과적으로, 제시된 스위칭 망이 최근 연구[4]에 제시된 Hui의 망 보다,  $16 \times 16$  망은 27.5%,  $64 \times 64$  망은 51.0%, 높은 신뢰성을 가짐을 알 수 있었다.  $64 \times 64$  크기의 망의 경우, Tzeng의 추가된 벤안 스위칭 망에 비해,  $MTTF$ 가 1.3배의 우수함을 알 수 있다.

## 참고 문헌

- [1] Minsu Choi, N. Park, and F. Lombardi, "Modeling and Analysis of Fault Tolerant Multistage Interconnection Network," *IEEE Transactions on Instrumentation and Measurement*, Vol. 52, No. 5, pp. 1509-1519, 2003.
- [2] M. Anan and M. Guizani, "A Fault Tolerant ATM Switching Architecture," *Proceeding of the IEEE International Performance, Computing, and Communications Conference 2000. IPCCC '00*, pp. 295-301, Feb. 2000.
- [3] M.P. Haynos and Yuanyuan Yang, "An Analytical Model on the Blocking Probability of a Fault-Tolerant Network," *IEEE Transactions on Parallel and Distributed Systems*, Vol. 10, No. 10, pp. 1040-1051, 1999.

표 2 2차원 링-벤안 망과 Tzeng 망과 Hui 망의 크기의 변화에 대한 고장을 초래하는 결합 요소들의 기대치들

$N$	Tzeng Network	Hui Network	2D-Ring Banyan	2D-Ring/Hui's	2D-Ring/Tzeng's
4	4.5	6.2	4.7	0.758	1.044
16	11.5	17.1	21.8	1.275	1.896
64	27.2	38.6	58.3	1.510	2.143

- [4] S.K. Hui, K. Seman, and J. Yunus, "An Augmented Chained Fault-Tolerant ATM Switch," 5th *IEEE International Conference on High Speed Networks and Multimedia Communications*, pp. 397-400, July 2002.
- [5] Jae-Hyun Park, "Two-Dimensional Ring-Banyan Network: A High-Performance Fault-Tolerant Switching Network," *IEE Electronics Letters*, Vol.42, No.4, pp. 249-251, IEE, UK, February 2006.
- [6] Jae-Hyun Park, "A High-Performance Fault-Tolerant Switching Network and Its Fault Diagnosis," *Journal of KISS: Information Networking*, Vol.31, No.3, pp. 335-346, KISS, Republic of Korea, June 2004.
- [7] Jae-Hyun Park, H. Yoon, and H. Lee, "The Deflection Self-routing Banyan Network: A Large-Scale ATM Switch using the Fully-Adaptive Self-routing and its Performance Analyses," *IEEE/ACM Trans. on Networking*, Vol.7, No.4, pp. 588-604, IEEE, U.S.A., August 1999.
- [8] Jae-Hyun Park, H. Yoon, and H. Lee, "The Cyclic Banyan Network: A Fault Tolerant Multistage Interconnection Network with the Fully-Adaptive Self-routing," *Seventh IEEE Symposium on Parallel and Distributed Processing*, pp. 702-710, October 1995, Texas, U.S.A.
- [9] N. Tzeng, P. Yew, and C. Zhu, "A Fault-Tolerant Scheme for Multistage Interconnection Networks," *Proc. 12th Int'l Symp. Computer Architecture*, pp. 368-375, June, 1985.

박재현

정보과학회논문지 : 정보통신

제 34 권 제 3 호 참조