

AC PDP에서의 대폭소거방식을 이용한 선택적 초기화 파형

論文

56-12-21

Selective Reset Waveform using Wide Square Erase Pulse in an ac PDP

鄭東哲^{*} · 黃琪雄^{*}
(Dong Cheol Jeong · Ki-Woong Whang)

Abstract - In this paper, we propose a newly developed selective reset waveform of a ac PDP using the wide erase pulse technique with the control of address bias voltage. Although it is generally understood that the wide pulse erasing methode shows the narrow driving margin in an opposite discharge type ac PDP, we could obtain a moderate driving margin in a 3-electrode surface discharge type ac PDP. The obtained driving margin shows a strong dependency on the sustain voltage and the address bias voltage. The lower the sustain and the address bias voltage, the wider the driving margin. The pulse width of the proposed waveform is only 10μs, which gives additional time to the sustain period, hence increases the brightness. The brightness and contrast ratio increase about 20% together comparing to the conventional ramp type selective reset waveform with the driving scheme of 10 subfield ADS method. The driving margin was measured with the line by line addressed pattern on the white test panel of 2inch diagonal size and the discharge gas was Ne+Xe4%, 400torr.

Key Words : 플라즈마 디스플레이, 초기화, 선택적 초기화 (PDP, Reset, Selective reset)

1. 서 론

플라즈마 디스플레이 패널(PDP; Plasma Display Panel, 이하 PDP)은 21세기에 들어서면서 기존의 CRT(Cathode Ray Tube) 제조 기술로는 대중화가 어려운 것으로 인식되어 왔던 40inch 이상의 대형 TV를 성공적으로 상품화함으로써 대형 벽걸이 TV 시장을 개척하기 시작하였으며, LCD TV와 더불어 대형 벽걸이 평면 표시소자의 양대 축을 이루고 있다.[1] 시장의 급격한 성장과 고화질 TV 방송이 본격화되면서 PDP 기술 개발은 소비전력의 저감, 저가격화 및 고화질 구현 등을 세 가지 기술을 큰 축으로 하여 활발히 진행되고 있다.[2] 소비전력의 저감은 발광 효율의 향상과 구동회로의 저 소비전력화 및 구동 파형의 개선을 통해 이루어지고 있고, 저가격화는 제조공정의 단순화, 저가 재료의 개발 및 구동회로 수의 감소를 통해 개선되고 있고, 고화질 구현을 위한 기술은 고해상도 공정기술과 고속 구동 기술을 통해 발전하고 있다. 특히, full HD (High Definition) 방송이 본격화 되면서 그 수요가 증가하고 있는 full HD PDP의 개발에 따른 방전효율의 감소, 구동전압의 증가 및 주사 전극(scan electrode) 수의 증가에 따른 휘도감소를 개선하고자 하는 노력이 다양한 방법으로 이루어지고 있다.[3]

일반적으로 ac PDP의 구동법으로 널리 사용되는 ADS

(Address Display period Separated) 방법은 subfield 분할 방법에 의해 계조를 구현하기 때문에 주사 전극의 수가 증가하면 기입 방전(address discharge)에 소요 되는 시간이 함께 증가하게 되어 상대적으로 화면의 밝기를 제어하는 유지 방전(sustain discharge) 시간이 감소하게 된다.[4] 유지 방전 시간의 감소에 의한 휘도의 저하는 화질을 급격히 떨어뜨리는 직접적인 원인이 되므로 주사 전극의 수가 증가하더라도 유지 방전 시간이 감소하지 않도록 하는 연구가 필요한데, 크게 두 가지 방법이 연구되고 있다. 하나는 방전 지연 시간(discharge time lag)의 감소 등을 통해 기입 방전에 필요한 시간을 감소시켜 유지 방전 시간을 추가로 확보하는 방법이고, 다른 하나는 각각의 subfield에 들어가는 초기화(reset) 시간을 줄임으로써 유지 방전 시간을 확보하는 방법이다.[5][6]

일반적으로 ac PDP의 초기화 방전을 위해서는 Weber가 제안한 경사형 초기화 파형이 널리 사용되고 있다.[7] 경사형 초기화 파형은 약방전을 이용한 효과적인 벽전압(wall voltage) 제어 방법이긴 하지만 많은 시간이 소비되는 단점이 있다. 또한 매 subfield 마다 초기화 파형이 들어가면 1 TV field 내에서 초기화 구간이 차지하는 시간이 너무 길어지며 불필요한 발광이 많아지므로 휘도나 명암비 등의 화질에 악영향을 줄 수 있다. 따라서 초기화 시간을 단축하고 초기화 기간에 방출되는 필요 없는 발광을 줄이는 노력이 필요하다. 이를 해결하기 위해 제안된 구동방식이 선택적 초기화(selective reset) 구동방식이다.

선택적 초기화 구동방식을 사용하면 초기화 방전의 횟수를 획기적으로 줄일 수 있기 때문에 subfield의 개수를 늘리거나 유지 방전 시간을 증가시킴으로써 플라즈마 표시기의

* 교신저자, 正會員 : 湖西大 工大 디스플레이工學部
専任講師 · 工博

E-mail : dcjeong@hoseo.edu

* 終身會員 : 서울大 工大 電氣컴퓨터工學部 教授

接受日字 : 2007年 10月 4日

最終完了 : 2007年 10月 22日

화질을 대폭 향상 시킬 수 있다. 현재 널리 사용되는 선택적 초기화 패형은 일본의 Matsushita사가 제안한 경사형 패형으로, 기존의 경사형 초기화 패형에 비해 많은 시간을 절약해주기는 하지만 근본적으로 시간이 오래 걸리는 경사형 패형 대신 짧은 시간에 구동이 가능하면서도 명암비등의 화질을 저하시키지 않는 새로운 구동 방식의 연구가 필요하고 하겠다.[8]

본 논문에서는 ADS 구동에서 각 subfield에 사용되는 초기화 구간의 시간을 감소시켜 유지 방전 시간을 증가시킴으로써 PDP의 화질을 개선하기 위해 구형파 소거 패형을 이용한 새로운 방법의 선택적 초기화 방법을 제시하고자 한다.

2. 본 론

2.1 새로운 선택적 초기화 구동파형

선택적 초기화 구동방식이란 초기화 구간에서 이전 subfield에서 on 상태였던 셀들만 초기화시키고, off 상태였던 셀들은 이미 초기화 상태를 유지하고 있으므로 다시 초기화 과정을 거치지 않게 함으로써 불필요한 발광을 최소화시키는 방식이다.[8] 선택적 초기화 패형은 각 subfield의 유지 방전 구간 마지막에 사용되어, 방전을 유지하던 방전 셀들의 각 전극 사이의 벽전압 상태를 일반 초기화 패형이 끝난 후의 상태로 형성시키는 역할을 한다. 또한, 선택적 초기화 패형은 유지 방전을 하지 않은 셀에는 영향을 미치지 않아 이전 subfield에서 형성되었던 벽전압 상태를 유지하도록 함으로써 다음 subfield에서의 기입 방전을 용이하게 한다. 따라서 선택적 소거 패형은 기본적으로 유지 전극 사이의 벽전압을 소거하는 패형이어야 한다. 유지 전극 사이의 벽전압을 소거하는 것은 표면전하를 소거한다는 의미가 아니고 각 유지전극 위에 동일한 극성의 표면전하를 같은 밀도 분포로 쌓아 줌으로써 유지 전극 사이의 벽전압을 충분히 작게 만들어 준다는 의미다.

선택적 초기화 구동은 유지방전을 수행하였던 방전 셀의 표면전하분포를 기본적으로 1TV field당 1회씩 사용되는 고전압 초기화 방전후의 분포와 유사하게 만들어줌으로써 가능하다. 이를 위해서는 유지방전 후의 표면전하 상태와 초기화 방전 후의 표면전하 상태를 비교 분석할 필요가 있다.

그림 1에 전기학적 효과를 이용하여 측정한 두 경우의 표면전하밀도의 분포를 나타내었다.[9] 그림에서 X와 Y 전극은 유지 방전 전극이며, A 전극은 기입 방전 전극을 의미한다. 두 경우를 비교하여 보면, 유지 방전 후에 기입 전극 위에 쌓여있는 양의 표면전하밀도는 초기화 방전 후의 밀도와 각 전극 위에서 유사한 값을 갖고 있음을 알 수 있다. 또한 유지전극 위의 표면 전하 분포를 살펴보면 그림에 표시되어 있는 부분의 면적이 거의 비슷한 것을 알 수 있다. 따라서 X전극과 Y전극 사이에 구형파를 이용한 소거법을 사용하여 소거방전을 유도하면서 기입전극 위의 양의 표면전하가 영향을 받지 않도록 소거 방전 시 기입전극의 전압을 조절하면 초기화 방전 후의 표면 전하 분포와 유사한 분포를 얻을 수 있을 것으로 기대할 수 있다. 이를 바탕으로 그림 2에 나타낸 선택적 초기화 패형을 제안하였다.




그림 1 유지방전 후와 고전압 초기화 방전 후의 벽전하 밀도 분포

Fig. 1 Wall charge density distributions after sustain discharge and ramp rest discharge




그림 2 구형파 소거법을 이용한 선택적 초기화 패형

Fig. 2 Proposed selective reset waveform using wide pulse erase method




그림 3 구형파 소거를 이용한 선택적 초기화 방전 패형 인가시의 표면전하 거동

Fig. 3 The behavior of wall charge during the discharge when the proposed selective reset waveform is applied

Y전극을 양극으로 하는 유지 방전이 종료된 후 X전극과 Y전극 사이에 유지전압보다 낮은 구형파 소거 패형을 인가하면서 기입전극 위의 양의 표면전하가 소거되지 않도록 하기 위해 기입전극의 전위에 비해 X전극과 Y전극의 전위를 모두 높게 설정하여 기입전극에 음의 방향으로 바이어스전압을 인가한 것과 동일한 효과를 얻도록 하였다. 초기화 방전 시 X전극의 전위를 V_{set} 이라 정의하고 X전극과 Y전극 간의 전압을 V_e 라 정의 하였다. 각 전극에 제안된 패형이

인가되었을 때 예상되어지는 표면전하의 거동을 그림 3에 도시하였다. 그림에서 좌측의 셀은 이전 subfield에서 on 상태이고 우측 셀은 off 상태이다. X전극에 120V가 인가되고 Y전극에 30V가 인가되어 $V_e=90V$ 이고 $V_{set}=120V$ 이면 X전극과 Y전극 사이에 방전이 형성되어 소거작용이 일어나지만 기입전극은 유지전극에 비해 낮은 전위로 bias되어 있으므로 표면전하의 변화가 없거나 약간의 증가가 유발된다. Off 셀의 경우에는 기입전극과 유지전극사이에 인가된 전압이 형성되어 있는 벽전압과 반대방향이므로 방전이 일어나지 않는다. 따라서 선택적 초기화가 이루어진다.

제안된 초기화 파형이 예상한대로 동작하는지를 확인하기 위해 벽전하 분포 측정용 시료 및 측정 장치를 이용, 측정 시료에 맞도록 전압을 조정하여 초기화 파형이 인가된 후의 벽전하 분포를 측정하였다. 측정시 인가된 전압은 V_{set} 이 370V, $V_e=100V$ 로 뒤에 설명할 실제 구동 실험에서 사용한 전압과 상이한데, 이는 측정용 시료가 벽전하 측정을 위해 특별한 구조로 제작되어 그 구동 특성이 구동실험에 사용한 방전 셀과 방전 전압 측면에서 약간 다르기 때문이다.[10]

그림 4에 X 전극과 Y 전극 위에서 벽전하의 변화가 가장 큰 점에서 측정된 벽전하의 시간에 따른 변화를 구동파형과 함께 도시하였다. 그림에서 알 수 있듯이 유지방전 시에는 유지방전에 의해 각 전극의 벽전하가 양의 벽전하와 음의 벽전하로 교변되나 선택적 초기화 파형이 인가된 후에는 두 전극 위에는 모두 음의 벽전하가 형성되어 있는 것을 알 수 있다. 선택적 초기화가 이루어진 후 기입방전에 의해 Y전극 위에는 양의 벽전하가 X전극 위에는 음의 벽전하가 형성되는 것을 알 수 있으며 이어지는 유지방전에 의해 벽전하의 교변이 유지방전 펄스에 동기하여 변화하는 것을 알 수 있다.




그림 4 선택적 초기화 방전 후 기입방전이 있을 때의 벽전하의 시간에 따른 거동

Fig. 4 The behavior of wall charge at a point on X and Y electrodes after selective reset waveform followed by the address discharge

그림 5는 X,Y 및 A 전극위의 여러 점에서 측정된 시간에 따른 벽전하 밀도 변화를 이용하여 재구성한 초기화 방전 후의 각 전극 위의 벽전하 분포를 나타낸다. 그림에서 알 수 있는 바와 같이 기존의 경사형 초기화 방전 후의 벽전하 분포와는 약간의 차이가 있으나 앞에서 설명한 바와 같이 X전극과 Y전극 위에 모두 음의 벽전하가 형성되어 있는 것을 관측할 수 있으며 초기화 파형이 잘 동작하는 것을 확인할 수 있다.




그림 5 선택적 초기화 방전 전후의 표면전하 분포와 경사형 초기화방전 후의 표면 전하 분포 비교(실선: 경사형 초기화방전 후의 표면전하 밀도 분포)

Fig. 5 The comparison of wall charge distribution after proposed selective reset discharge and conventional selective reset discharge. (The solid line indicates the wall charge distribution after conventional selective reset discharge)




그림 6 실험에 사용된 test panel의 개략도

Fig. 6 Schematic diagram of the test panel used in experiment

2.2 실험 방법

구동특성을 알아보기 위해 사용한 test panel은 그림 6에 도시되어 있는 것과 같이 일반적인 stripe 격벽 구조를 갖는 42inch SD(Standard Definition)급 3전극 면방전 구조로 red, green, blue의 3색 기본 형광체가 모두 형성된 full color 2inch panel이며, 방전 가스로는 Ne-Xe4%, 400torr가 사용되었다. 패널에 사용한 기본적인 구동파형은 4개의 subfield로 구성되어 있고 한라인당 기입 방전 시간은 $2\mu s$, 각 subfield의 기입구간은 1msec로 되어 있으며 유지파형의 주파수는 200kHz이다. 첫 번째 subfield 앞에 경사형 초기화 파형을 인가하였고, 각 subfield 사이에는 본 논문에서 제안하는 구형파 소거 방전을 이용한 선택적 초기화 파형이 인가되었다. 표 1에 실험에 사용한 구동파형의 기본 spec을 정리하였고 그림 7에 구동파형을 도시하였다. 경사형 초기화 펄스의 최대 전압은 380V이며 선택적 초기화 파형의 펄스폭은 $10\mu s$ 이며, 측정 시에는 홀수 번째 기입 전극에만 기입 신호를 인가하고 짝수 번째 기입 전극에는 기입 신호를 인가하지 않음으로써 이웃 셀에 의한 오방전이 일어나는 것을 확인하여, 오방전이 일어나는 경우에는 정상적인 동작이 일어나지 않은 것으로 간주하였다.




그림 7 동작 범위를 측정하기 위한 구동 파형
Fig. 7 Driving waveform for measurement of driving margin

표 1 실험에 사용한 구동파형의 기본 spec.

Table 1 Spec. of driving waveform

Subfield Number	4(20, 21, 22, 23)
Scan speed	$2 \mu s/\text{line}$
Address Period	1 msec
Sustain Frequency	200 kHz
Number of Ramp Reset	1 (First subfield)

정상적인 초기화 방전이 이루어진 경우에는 다음에 열거하는 세 가지 조건을 기본적으로 만족시켜야 한다.

1. 이어지는 기입 구간에서 첫 번째 subfield의 기입 방전 조건과 동일한 전압 조건이 인가되었을 때 성공적인 기입 방전이 발생하여 안정된 유지 방전을 유도할 수 있어야 한다.
2. 이어지는 구간에서 기입 방전이 없는 경우에는 어떤 방전도 일어나서는 안된다.
3. 이어지는 subfield에서는 기입 펄스를 인가하지 않고 그 다음 subfield에서 기입펄스를 인가한 경우 정상적인 기입 방전과 유지 방전이 일어나야 한다.

위의 세 가지 조건을 모두 만족하는 전압의 범위를 조사하기 위해 그림 7에 도시한 것과 같이 4개의 subfield로 구성된 측정 파형을 사용하였다. 첫 번째 subfield는 일반적인 경사형 초기화 파형에 의해 초기화된 후 충분한 기입 전압에 의해 기입 방전 및 유지 방전을 수행한다. 두 번째 subfield에서는 초기화 구간에서 초기화 방전이 일어난 후 첫 번째 subfield와 동일한 기입펄스가 인가되었을 때 정상적인 기입 방전과 유지 방전이 일어나는지 확인한다(조건 1). 두 번째 subfield가 정상적인 동작을 한 뒤에, 세 번째 subfield에서는 초기화 방전 후에 기입 펄스를 인가하지 않음으로써 정상적인 OFF 상태가 형성되는지를 확인한다(조건 2). OFF상태의 세 번째 subfield 뒤에 네 번째 subfield에서 기입 펄스를 인가하여 정상적인 기입 방전이 일어나는지 확인하다(조건 3). 조건 3의 경우는 이전 방전으로부터 충분히 시간이 지난 후의 기입방전 동작을 확인함으로써 프라이밍 효과를 배제하고 초기화 방전에 의해 형성된 표면 전하에 의한 기입 방전을 보고자 하였다.

2.3 실험 결과

2.3.1 초기화 마진

기입 방전 전압을 100V로 고정하였을 때 유지 방전 전압을 변화시켜가며 측정된 초기화 마진을 그림 8에 나타내었다. V_{set} 전압이 증가하면 V_e 의 정상 동작 범위가 감소하는 것을 볼 수 있는데, 이는 V_{set} 전압의 증가가 유지 전극과 기입 전극 사이의 전압 차이를 크게 함으로써 초기화 방전에 의해 형성된 양이온들이 기입 전극으로 유입되어 기입 전극 위의 벽전하 밀도가 상승함에 따라 기입 전극과 유지 전극 사이의 벽전압이 너무 커져서 두 전극 사이에 자기소거방전이 발생하기 때문이다. 이 때 발생하는 자기소거 방전을 확인하기 위해 전류파형을 관측하여 보면 그림 9에서 볼 수 있는 바와 같이 X전극의 전위가 기입전극의 전위와 같아지는 때인 기입구간의 종료시점에서 두 전극 간에 자기소거 방전에 의한 전류가 발생하는 것을 알 수 있다.

또한, V_{set} 전압이 일정할 때 유지 방전 전압이 높아지게 되면 V_e 의 정상동작 범위가 줄어드는데, 이는 구형파 소거 방전의 전형적인 특성이다. 구형파 소거 방전을 일으켜서 유지방전을 소거하기 위해서는 소거 방전이 끝난 뒤 잔류하는 벽전압과 유지 전압의 합이 방전 개시 전압보다 작아야

하는데, 높은 유지 방전 전압이 인가되면 초기화 방전 후에 더욱 작은 잔류 폭전압을 요구하므로 그 소거 전압 범위가 줄어들게 된다.




그림 8 기입전압이 100V일 때 유지전압에 따른 초기화 마진

Fig. 8 The driving margin according to the sustain voltage at the address voltage of 100V





그림 9 Vset 전압이 높고 기입펄스가 인가되지 않았을 때 기입구간의 종료 시점에서의 전류 파형 ($V_{set}=140V$, $V_e=100V$)


Fig. 9 The current waveform at the end of the address period when the V_{set} voltage is too high without address pulse ($V_{set}=140V$, $V_e=100V$)

2.3.2 기입 방전 전압


앞의 실험에서 얻어진 초기화 동작 구간 내에서 유지 전압을 변화시켜 가면서 최소 기입 방전 전압을 측정하여 그 결과를 그림 10에 나타내었다. 같은 유지 전압, V_{set} 전압 조건에서는 V_e 전압이 증가하면 최소 기입방전 전압도 증가하는 경향을 보여주고 있다. 이는 V_e 전압이 높아지면 소거 방전이 크게 일어나므로 Y전극 위의 음의 표면전하 소거되는 양이 증가하게 되어 최종적으로 남는 음의 전하가 줄어들기 때문인 것으로 생각된다.



(a)



(b)



(c)

그림 10 V_e 전압과 V_{set} 전압에 따른 최소 기입방전 전압
(a) $V_s=160V$ (b) $V_s=170V$ (c) $V_s=180V$

Fig. 10 The minimum address voltage according to the V_e and V_{set} voltage at the sustain voltage of (a) 160V, (b) 170V and (c) 180V

같은 유지 전압과 V_e 전압에서 V_{set} 전압이 증가하면 기입 방전 전압은 감소하게 된다. 초기화 방전 시 기입 전극 위의 양의 표면 전하가 방전에 의해 생성된 전자에 의해 소거된다. 이 때 소거되는 정도는 기입 전극의 전위보다 유지

전극의 전위가 높을수록 줄어들게 된다. 따라서 Vset 전압이 높아지면 초기화 방전 중에 기입 전극과 유지 전극 사이의 전압차가 증가하여 기입 전극 위의 양의 표면 전하의 손실을 줄일 수 있으므로 기입 방전 전압이 감소하게 된다.




그림 11 Ve 전압이 85V일 때 유지전압에 따른 최소 기입방전 전압

Fig. 11 The minimum address voltage according to the sustain voltage ($Ve=85V$)

그림 11은 Ve 전압을 85V로 고정시켰을 때 유지 방전 전압에 따른 최소 기입 방전 전압을 측정한 결과이다. 기입 방전 전압은 앞의 결과와 마찬가지로 $Vset$ 전압이 높을수록 낮아지며, $Vset$ 전압이 충분히 높으면 유지 전압에 관계없이 거의 일정한 것을 알 수 있다. 그러나 $Vset$ 전압이 낮은 경우에는 ($Vset=100V$) 유지방전 전압이 커질수록 최소 기입 방전 전압이 증가하는 경향을 보이는데, 이는 $Vset$ 전압이 너무 낮으면 기입 전극과 유지 전극 간의 전압차이가 작아서 초기화 방전에 의한 기입 전극 위의 표면 전하 손실량이 방전의 크기에 영향을 받기 때문인 것으로 사료된다.

2.3.3 계조 표현

앞 절에서 얻어진 구동전압 범위는 편의상 4개의 subfield로만 구성된 구동 파형을 이용하여 얻어진 결과이다. 그러나 실제로는 총천연색을 구현하기 위해 단위색마다 256 단계 이상의 계조가 필요하므로 8개 이상의 subfield 가 필요하다. 따라서 본 연구에서도 제안된 파형이 실제 구동 환경에서도 잘 동작하는지를 확인해보기 위해 1 TV field(16.67msec)에 10개의 subfield로 구성된 구동 파형을 인가하여 계조 구현 test를 실시하였다. 입력된 기입 신호에 대한 방전의 안정성을 확인하기 위해 방전 셀에서 방출되는 IR(823nm)을 monochrometer와 PMT(Photo Multiplier Tube)를 이용하여 측정하고 인가 파형과 함께 비교하였다.

그림 12는 2 inch full white test 패널에서 제안된 파형을 이용하여 10개의 subfield 중 홀수 번째 subfield와 마지막 subfield에만 기입 신호를 입력하여 총 표현 가능한 계조 수인 1024계조 중에서 853단계의 계조를 표현할 때 방전에 의해 발생되는 적외선 발광 사진이다. 그림에서 알 수 있는

바와 같이 기입 방전과 유지 방전이 홀수 번째 subfield와 마지막 subfield에서만 발생하고 있으나 그 이외의 subfield에서는 방전이 일어나지 않는 것을 확인할 수 있다.




그림 12 853번째 계조를 표현중인 방전 셀의 IR 발광과 인가파형

Fig. 12 The 10 subfield driving waveform and the IR emission from the discharge cell at the 853rd gray level

3. 결 론

본 논문에서는 구형파 소거펄스를 이용한 새로운 선택적 초기화 파형을 제안하였다. 유지 방전에 의해 형성된 유지 전극 사이의 백전압을 소거하기 위해 X, Y 전극 사이에 구형파 소거 펄스를 인가하였으며, 소거 방전 동작 중에 기입 전극 위에 형성되어 있는 양의 백전하를 유지시키기 위해 기입 전극에 바이어스 전압을 인가함으로써 다음 기입 방전 시의 방전 전압이 증가하는 것을 방지하였다.

4개의 subfield로 구성된 구동 파형으로 측정된 초기화 구동 마진은 바이어스 전압이 증가할수록, 유지방전 전압이 증가할수록 작아지는 것으로 판측되었으나, 다음 subfield에서의 기입방전 전압은 감소하는 것으로 측정되었다. 실제 구동환경과 유사하도록 10개의 subfield로 구성된 구동파형을 인가하여 계조를 구현해 본 경우에도 제안된 파형은 잘 동작하는 것을 확인할 수 있었다. 제안된 파형의 시간폭은 10 μ s으로 기존에 주로 사용되고 있는 경사형 선택적 초기화 파형의 시간폭 120 μ s에 비해 매우 짧은 시간이 소요된다. 따라서 절약된 시간을 유지방전 구간에 할애하여 사용하는 경우 기존 파형에 비해 매우 높은 휘도를 얻을 수 있다. 10 개의 subfield로 구성된 구동파형을 동일한 test panel에 인가하여 측정된 휘도와 명암비를 표 2에 정리하였다. 결과에서 알 수 있는 바와 같이 새로운 파형을 적용하였을 때가 기존의 파형을 사용하였을 때보다 20%정도의 휘도 및 명암비가 향상되는 것을 확인할 수 있다.

**표 2 구형파 소거방식을 이용한 선택적 초기화 파형을
사용한 패널의 성능비교**

Table 2 Performance of the proposed selective reset waveform using the wide erase pulse technique

Driving Condition	Normal Ramp Selective reset method	New Fast Selective reset method
Reset time	1.43ms / 1TV field 350μs + 9×120μs	440μs / 1TV field 350μs + 9×10μs
Background Luminance	0.1615 Cd/m ²	0.1615 Cd/m ²
Peak Luminance	567 Cd/m ²	687 Cd/m ²
Contrast Ratio	3510:1	4254:1
<ul style="list-style-type: none"> - 10 sub fields / TV field - Sustain weighting : 20, 21, 22, 23,29 - 1TV field = 16.67ms - Address period = 1ms - Scan time = 2μs - VSUSTAIN =170V Vs =140V Ve=85V 		

참 고 문 헌

- [1] Hee-Gook Lee, "Future Trends in Information Displays", in IMID Conf., p. 4, 2007
- [2] Yukio Murakami, "Ultrahigh-resolution PDP for "Super Hi-Vision" Broadcasting System", IMID workshop 2-2, 2007
- [3] Yukio Murakami, "Ultrahigh-resolution PDP for "Super Hi-Vision" Broadcasting System", IMID workshop 2-2, 2007
- [4] Ki-Woong Whang, "Improvement of Luminous Efficacy with Full HD AC PDP", IMID workshop 2-1, 2007
- [5] Wakitani et al, U.S. Patent, 5940142, 1999
- [6] Jae Sung Kim, Jin Ho Yang, Tae Jun Kim, Ki-Woong Whang, "Comparison of electric field and priming effects on address discharge time lag and addressing characteristics of high-Xe content AC PDP", IEEE Trans. on Plasma Science, Vol. 31, pp. 1083-1090, Oct. 2003.

[7] Jin Ho Yang, Woo Joon Chung, Jae Seong Kim, Jae Chul Jung and Ki-Woong Whang, "A new RMSP reset pulse for improved reset discharge controllability in AC PDP", IEEE trans. Plasma Science, Vol. 32, pp. 288-295, Feb. 2004.

[8] Larry F. Weber, US Patent 5745086, 1998.

[9] Kurata et al., U.S. Patent 6294875 B1, 2001

[10] D. C. Jeong and K-W Whang, "Observation of Wall Charge Distribution during Reset and Address Discharges", IDW03 p.829, 2003

[11] D. C. Jeong, H. S. Bae, and K. W. Whang, "Measurement of the spatiotemporal surface charge distribution in an ac plasma display cell using Pockels effect", Journal of Applied Physics, Vol. 97, 013304, 2005

저 자 소 개



정 동 철 (洪 吉 東)

1969년 5월 20일생. 1992년 서울대 전기 공학과 졸업. 2005년 동대학원 전기공학과 졸업(공박). 1994년~1999 삼성 SDI 종합연구소 전임연구원. 2006년~현재 호서대 디스플레이공학부 전임강사

Tel : 041-540-5617

Fax : 041-548-0650

E-mail : dcjeong@hoseo.edu



황 기웅 (黃 琪 雄)

1950년 7월 28일생. 1972년 서울대 응용 물리학과 졸업. 1973년 UCLA 졸업(공박). 1981년~1982 UCLA 폴라즈마연구소 연구원. 1982년~1983년 Maryland 대 폴라즈마연구소 연구원. 1983년~현재 서울대 전기컴퓨터공학부 교수

Tel : 02-880-9554

Fax : 02-872-3005

E-mail : kwhang@snu.ac.kr