Efficient systolic VLSI architecture for division in $GF(2^m)$

$GF(2^m)$ 상에서의 나눗셈연산을 위한 효율적인 시스톨릭 VLSI 구조

  • Kim, Ju-Young (School of Information, Communication and Electronics Engineering, The Catholic University of Korea) ;
  • Park, Tae-Geun (School of Information, Communication and Electronics Engineering, The Catholic University of Korea)
  • 김주영 (가톨릭대학교 정보통신전자공학부) ;
  • 박태근 (가톨릭대학교 정보통신전자공학부)
  • Published : 2007.03.25

Abstract

The finite-field division can be applied to the elliptic curve cryptosystems. However, an efficient algorithm and the hardware design are required since the finite-field division takes much time to compute. In this paper, we propose a radix-4 systolic divider on $GF(2^m)$ with comparative area and performance. The algorithm of the proposed divide, is mathematically developed and new counter structure is proposed to map on low-cost systolic cells, so that the proposed systolic architecture is suitable for YLSI design. Compared to the bit-parallel, bit-serial and digit-serial dividers, the proposed divider has relatively effective high performance and low cost. We design and synthesis $GF(2^{193})$ finite-field divider using Dongbuanam $0.18{\mu}m$ standard cell library and the maximum clock frequency is 400MHz.

타원곡선 암호 시스템에서 유한체 연산은 핵심적인 부분을 차지하고 있지만 나눗셈 연산의 경우 연산 과정이 복잡하여 이를 위한 효율적인 알고리즘 및 하드웨어 설계가 필요하다. 본 논문에서는 매우 큰 소수 m을 가지는 $GF(2^m)$상에서 효율적인 면적과 연산시간을 갖는 Radix-4 시스톨릭 나눗셈기를 제안한다. 제안된 유한체 나눗셈기는 유클리드 알고리즘과 표준기저 방식을 사용하였다. 수학적 정리를 통한 효율적인 알고리즘과 Radix-4에 맞는 새로운 카운터 구조를 제안하였고 이를 VLSI 설계에 적합하도록 시스톨릭 구조를 이용하여 설계하였다. 제안된 구조는 기존의 병렬 및 직렬 나눗셈기, Digit-serial 시스톨릭 나눗셈기와 비교해서 효율적인 면적과 연산 시간을 갖는다. 본 연구에서는 $GF(2^{193})$에서 동작하는 유한체 나눗셈기를 설계하였으며, 동부아남 $0.18{\mu}m$ 표준 셀 라이브러리를 사용하여 합성한 결과 최대 동작 주파수는 400MHz이다.

Keywords

References

  1. IEEE P1363, Standard Specifications for Public key Cryptography, 2000
  2. S. W. Wei, 'VLSI architectures for computing exponentiations, multiplicative inverses, and divisions in GF$2^{m}$,' IEEE Trans. Circuits and Systems, vol.44, pp.847-855, 1997
  3. J. H. Guo and C. L. Wang, 'Bit-Serial Systolic Array Implementation of Euclid's Algorithm for Inversion and Division in GF($2^{m}$),' Proc. 1997 Int. Symp. on VLSI Technology, Systems, and Applications, pp. 113-117, Taipei, Taiwan, June 1997
  4. J. H. Guo and C. L. Wang, 'Hardware-efficient systolic architecture for inversion and division in GF($2^{m}$),' IEE Proc. Comput. Digit. Tech., vol. 145, No. 4, pp.272-178, July 1998 https://doi.org/10.1049/ip-cdt:19982092
  5. J. H. Guo and C. L. Wang, 'Novel digit-serial systolic array implementation of Euclid's algorithm for division in GF($2^{m}$),,' Proc. 1998 IEEE int. symp. on Circuits and Systems, vol. 2, pp.478-481, 1998
  6. 이찬호, 이정호, 'ECC 연산을 위한 가변 연산 구 조를 갖는 정규기저 곱셈기와 역원기,' 대한전자공학회논문지 제 40권 SD편 제 12호, 2003
  7. W. H. Lee, K. J. Lee and K. Y. Yoo, 'New Digit-Serial Systolic Arrays for Power-Sum and Division Operatin in GF($2^{m}$),' ICCSA 2004, LNCS 3045, pp.638-647, 2004