Implant Isolation Characteristics for 1.25 Gbps Monolithic Integrated Bi-Directional Optoelectronic SoC

1.25 Gbps 단일집적 양방향 광전 SoC를 위한 임플란트 절연 특성 분석

  • Kim, Sung-Il (Tera-Electronic Devices Team, IT Convergence & component laboratory, Electronics and telecommunications research institute) ;
  • Kang, Kwang-Yong (Tera-Electronic Devices Team, IT Convergence & component laboratory, Electronics and telecommunications research institute) ;
  • Lee, Hai-Young (Department of Electronics Engineering, Ajou University)
  • 김성일 (한국전자통신연구원 IT 융합.부품기술연구소 테라전자소자팀) ;
  • 강광용 (한국전자통신연구원 IT 융합.부품기술연구소 테라전자소자팀) ;
  • 이해영 (아주대학교 전자공학부)
  • Published : 2007.08.25

Abstract

In this paper, we analyzed and measured implant isolation characteristics for a 1.25 Gbps monolithic integrated hi-directional (M-BiDi) optoelectronic system-on-a-chip, which is a key component to constitute gigabit passive optical networks (PONs) for a fiber-to-the-home (FTTH). Also, we derived an equivalent circuit of the implant structure under various DC bias conditions. The 1.25 Gbps M-BiDi transmit-receive SoC consists of a laser diode with a monitor photodiode as a transmitter and a digital photodiode as a digital data receiver on the same InP wafer According to IEEE 802.3ah and ITU-T G.983.3 standards, a receiver sensitivity of the digital receiver has to satisfy under -24 dBm @ BER=10-12. Therefore, the electrical crosstalk levels have to maintain less than -86 dB from DC to 3 GHz. From analysed and measured results of the implant structure, the M-BiDi SoC with the implant area of 20 mm width and more than 200 mm distance between the laser diode and monitor photodiode, and between the monitor photodiode and digital photodiode, satisfies the electrical crosstalk level. These implant characteristics can be used for the design and fabrication of an optoelectronic SoC design, and expended to a mixed-mode SoC field.

본 논문에서는 이더넷 광 네트워크 구현용 핵심 부품인 1.25 Gbps 단일집적 양방향 광전 SoC (Monolithic integrated hi-directional optoelectronic system-on-a- chip)의 전기적 혼신을 감소시키기 위한 임플란트의 전기적 절연 특성을 분석하였으며, 측정결과로부터 임플란트의 등가회로를 추출하였다. InP 기판상에 단일집적된 양방향 광전 SoC의 구성은 다음과 같다. 먼저 송신부는 전기신호를 광신호로 바꾸어 전송하는 레이저 다이오드(Laser Diode)와 레이저 다이오드의 출력을 모니터링하기 위한 모니터 포토다이오드(Monitor Photodiode)로 구성된다. 그리고 수신부는 디지털로 변조된 후 입력된 광신호를 전기신호로 변환하는 디지털 포토다이오드(Digital photodetector)로 구성된다. IEEE 802.3ah와 ITU-T G.983.3가 요구하는 기가비트 수동 광 네트워크 (Gigabit-Passive Optical Network)용 ONU (Optical Network Unit)의 양방향 광전 모듈의 규격을 만족하기 위해서는 수신부의 수신감도는 -24 dBm (@ BER (Bit Error Rate)=10-12)을 만족해야 하므로, 모듈 내의 전기적 혼신은 DC에서 3 GHz까지 -86 dB이하로 유지되어야 한다. 한편, 임플란트 구조의 측정 및 분석 결과, 단일 InP 기판상에 집적된 레이저 다이오드와 모니터 포토다이오드 간의 간격과, 그리고 모니터 포토다이오드와 디지털 포토다이오드간의 간격을 200 mm 이상을 유지하면서, 20 mm 폭의 임플란트를 삽입하였을 경우, -86 dB 이하의 전기적 혼신을 만족하였다. 본 논문에서 사용하고 분석한 임플란트 구조 및 특성은 단일집적 양방향 광전 SoC 뿐만 아니라, 아날로그/디지털 혼합모드 SOC의 설계 제작용 기본 데이터로 활용할 수 있다., 1.0 mm로 나타났다. 하체 고정기구를 사용한 환자군에서 디지털재구성사진과 모의 치료사진의 차이는 좌우, 전후, 두미 방향에 따라 각각 $1.3{\pm}1.9\;mm$, $1.8{\pm}1.5\;mm$, $1.1{\pm}1.1\;mm$, 디지털재구성사진과 조사영역사진 간의 차이는 각각 $1.0{\pm}1.8\;mm$, $1.2{\pm}0.9\;mm$, $1.2{\pm}0.8\;mm$, 조사영역사진 간의 평균 표준편차는 각각 0.9 mm, 1.6 mm, 0.8 mm로 고정기구를 사용하지 않았을 때보다 유의하게 재현성이 향상된 것으로 나타났다. 결 론: 본 연구에서 고안된 하체 고정기구는 골반부암 환자 치료 시 편안함을 제공해 주고 재현성 향상에 도움을 주는 것으로 사료된다..) 이 때 방사선 조사량의 중앙값은 3,600 cGy이었다. 이후 추가 방사선 치료 시 계획용 CT를 사용하지 않고 2-oblique fields 사용하여 치료한 경우가 87명(35.4%)이었는데 방사선 조사량의 중앙값은 1,800 cGy이었다. 전 환자에서 1일 1회 180 cGy로 치료하였다. 전 환자에서 조사된 총 방사선량의 중앙값은 5,580 cGy이었다. 수술 후 방사선 치료를 시행한 경우 중앙값은 5,040 cGy이었고 수술을 받지 않은 환자 중앙값은 5,940 cGy이었다. 근접조사 방사선 치료는 총 34명(13.8%)에서 시행되었고, 전 환자에서 high dose rate Iridium-192를 사용하였다. 조사범위는 종양에서 longitudinal margin의 중앙값은 1 cm, prescribed isodose curve에서 axial length의 평균값은 8.25 cm, 폭은 2 cm, 그리고 전후 폭의 중앙값도 2 cm이었다. Fraction size의 중앙값은

Keywords

References

  1. IEEE 802.3ah
  2. ITU-Telecommunication Standardization Sector G.983.3
  3. Hideaki kimura et. al., 'A low-crosstalk optical design on PLC platform for realizing LD/PD full-duplex operation in ATM systems,' ECOC'98, pp. 481-482, Sept. 1998
  4. Takeshi kurosaki et. al., '1.3/$1.55{\mu}m$ full-duplex WDM optical transceiver modules for ATMPON(PDS) systems using PLC-hybridintegration and CMOS-IC technologies,' IEICE trans. electron., vol. E-82-C, no. 8, pp. 1465-1474, Aug. 1999
  5. Y. Inoue et. al., 'Filter-embedded wavelengthdivision multiplexer for hybrid-integrated transceiver based on silica-based PLC,' Electron. lett., vol. 32, no. 9, pp.847-848, 1996 https://doi.org/10.1049/el:19960555
  6. T. hashimoto et. al., 'Full-duplex 1.3/$1.55{\mu}m$ wavelength division multiplexing optical module using a planar lightwave circuit platform,' Proc. IEEE/LEOS summer topical meet., no. TuC4, Monterey, California, USA, July 1998
  7. H. Nakajima, et. al., '$1.3{\mu}m/1.55{\mu}m$ in-line transceiver assembly with -27 dBm full-duplex sensitivity,' Electronics Letters, vol. 34, no. 3, pp. 303-304, Feb. 1998 https://doi.org/10.1049/el:19981518
  8. F. Mallecot et, al., '-29.5 dBm sensitivity value, in full-duplex operation at 155 Mbit/s, of an in-line transmit-receive-device,' ECOC'98, Mardrid, Spain, pp. 375-376, Sep. 1998
  9. M. Hamacher, et, al., 'Monolithic integrated of lasers, photodiodes, waveguides and spot size converters on GaInAsP/InP for photonic ICs applications,' Conference on Indium Phosphide and Related Materials, pp. 21-24, 2000
  10. A. Plais et. al, 'Integrated BRS/Ridge transmit receive device fabrication using well established III-V material technology,' 10th Intern. Conf. on Indium Phosphide and Related Materials, Tsukuba, Japan, pp. 273-275, May 1998
  11. R. Ben-Michael, et, al., 'A bi-directional transceiver PIC for ping-pong local loop configurations operating at 1.3-${\mu}m$ wavelength,' IEEE photonics technology letters, vol. 7, no. 12, Dec. 1995
  12. 김성일, 이해영, '파장 분할 다중화 방식을 위한 고속 레이저 다이오드 배열 모듈의 혼신 해석,' 전자공학회논문지 제34권 D편 제7호, 1997년 7월
  13. Sung-il Kim et, al., 'A low-crosstalk design of 1.25 Gbps optical triplexer module for FTTH systems,' ETRI Journal, vol. 28, no. 1, pp. 9-16, Feb. 2006 https://doi.org/10.4218/etrij.06.0105.0012
  14. L. E. Larson, 'Integrated circuit technology options for RFIC's-Present and future directions,' IEEE J. Solid-State Circuits, vol. 33, pp.387-399, Mar. 1998 https://doi.org/10.1109/4.661204
  15. D. K. Lovelace, J. L. Finol, and J. C. Furec, 'Sub-micron silicon RFIC technologies:An overview,' RFIC Tech. Dig., pp.317-320, 1998
  16. R. H. Caverly, S. Smith, J. Hu, and R. Nichols, 'CMOS RF circuits for integrated wireless systems,' IEEE MTT-S Dig., pp.1851-1854, 1998
  17. C. Durdolt, M. Friedrich, C. Grewing, M. Hammes, A. Hanke, S. Heinen, J. Oehm, D. Pham-Stabner, D. Seippel, D. Theil, S.V. Waasen, and E. Wagner, 'A low-IF Rx twopoint sigma-delta-modulation Tx CMOS single chip bluetooth solution,' IEEE Trans. Microwave Theory Tech., vol. 49, pp.1531-1537, Oct. 1998
  18. Tung-Sheng Chen, Chih-Yuan Lee, and Chin-Hsing Kao, 'An efficient noise isolation technique for SOC application,' IEEE Trans. on Electron Devices, vol. 5, no. 2, pp.255-260, Feb. 2004
  19. L. M. Franca-Neto, P. Pardy, M. P. Ly, R. Rangel, S. Suthar, T. Syed, B. Bloechel, S. Lee, C. Burnett, D. Cho, D. Kau, A. Fazino, and K. Soumyanath, 'Enabling high-performance mixedsignal system-on-a-chip (SoC) in high performance logic CMOS technology,' in VLSI Circuits Tech. Dig., 2002, pp.164-167