
$\pi/4$ QPSK 위성 IP 모뎀부 설계 및 구현

강정모* · 정재욱** · 김명식*** · 오우진***

Design and Implementation of $\pi/4$ QPSK Satellite IP Modem Part

Jung-Mo Kang* · Jae-Wook Jung** · Myung-Sik Kim*** · Woo-Jin Oh***

본 연구는 금오공과대학교학술연구비에 의하여 연구된 논문임

요 약

본 논문에서는 위성통신용 IP 모뎀부를 설계 및 구현하였다. 위성 IP모뎀을 위성의 전송 대역폭, 통신 효율성 등을 고려하여 0.2%의 오버헤드, $E_b/N_0=6\text{dB}$ 에서 $\text{BER}=10^{-5}$, 8KHz의 주파수 보정, 1536Kbps 데이터율, 140MHz의 IF 주파수를 갖도록 설계하였다. 설계된 시스템은 시뮬레이션을 통하여 검증하고 MPC86x 통신 프로세서, TMS320C6416 DSP, FPGA 등으로 모듈구조로 구현하여 개발시간의 단축과 성능개선이 용이한 장점을 갖고 있다. IP 연동 및 다중 처리를 위한 임베디드 OS로 리눅스를 이용하여 모뎀의 각 하드웨어에 대한 디바이스 드라이버를 설계하였다. 개발된 하드웨어는 위성 채널 시뮬레이터로 시험하여 검증하였다. 제안된 IP 모뎀은 휴대형으로 설계되어 어느 곳에서든지 Internet 통신환경을 제공할 수 있다.

ABSTRACT

In this paper, we introduce the design and implementation of satellite IP modem. The designed satellite IP modem shows the performance of 0.2% overhead, $\text{BER}=10^{-5}$ when $E_b/N_0=6\text{dB}$, frequency offset of 8KHz, data rate up to 1536Kbps, $F_r=140\text{MHz}$. The designed system is verified through software simulation and then implemented with MPC86x communication processor, TMS320C6416 DSP, and Altera FPGA. Since each hardware unit is implemented in daughter board for modularity, we can reduce the development time and easily improve the performance with using better processor. Linux is used for embedded OS because it shows better performance in IP manipulation, multitask processing, and hardware control through device driver. The implemented system is tested and verified with channel simulator. Since the proposed IP modem shows small size and light weight, that can be used anywhere with easy if you need IP environment.

키워드

위성 IP 모뎀, 위성 통신, 위성통신 시스템

* LG Innotek

** AKT Inc. Korea branch

*** 금오공과대학교 전자공학부

I. 서 론

최근 인터넷 사용자의 증가로 인터넷 망의 보급도 급속도로 확산되어 왔다. 현재 인터넷 망은 케이블 모뎀, FTTH 등을 기반으로 한 유선 인터넷과 IEEE802.11, Wibro, WiMax 등을 이용한 무선 인터넷 망들이 운영되거나 제안되어 있다. 그러나 이러한 유·무선 인터넷 망은 AP(Access Point) 또는 기지국이 설치된 한정된 지역에서만 서비스가 가능하거나 선박이나 산간 오지 및 도서지역, 또는 긴급 재난 시에는 이용하기 어려운 단점이 있다. 그러나 위성통신은 위성을 이용하므로 주변 환경에 무관하게 사용할 수 있는 단점이 있다.

위성통신 시스템의 장점으로는 첫째 통신 채널의 우수성이다. 지형적인 영향을 거의 받지 않아 전송 품질이 우수하여 고속 데이터 전송에 유리하다. 다만 강우, 눈 등에 의해 감쇄가 발생하거나 이는 누적된 날씨 정보를 바탕으로 사전에 링크예산에 반영하여 해결할 수 있다. 둘째로 넓은 범위의 수신 반경을 제공한다. 우리나라 전체를 단일 권역으로 묶어 통신망 회선 구성이 가능하고, 동일한 정보를 넓은 범위로 제공할 수 있다.셋째는 지상 재해와 무관하게 운영될 수 있다는 점이다. 따라서 위성통신 시스템은 지상망의 설치가 어려운 경우나 긴급 재해 지원 등에 활용될 수 있다 [1]-[5]. 이러한 특성들을 갖는 위성 통신을 범용 인터넷 망에 접목시키기 위해서 위성 IP 모뎀의 개발이 요구되고 있으나 기존에 개발된 시스템은 휴대성, 양방향성, 전송속도 등의 문제가 있다 [2].

본 논문에서는 언제 어디서나 범용 인터넷 망을 위성 통신에 접목시킬 수 있는 휴대형 위성 IP 모뎀을 개발하고자 한다. 성능 규격은 위성의 제공 대역폭을 감안하여 최대 1536Kbps의 전송속도, $E_b/N_0=6\text{dB}$ 에서 $BER=10^{-5}$ 의 성능을 목표로 하였다. 그림 1은 양방향 위성통신의 시스템의 간단한 블록도이며 본 논문에서는 기저대역 처리단과 IF단으로 구성된 IP 모뎀부의 설계 및 구현에 대해서만 다룰 것이다. 이 시스템에 이더넷(Ethernet) 포트를 통하여 상용 노트북이나 PC 등이 연결되어 위성을 통한 인터넷 망으로 접속할 수 있게 된다.

본 논문의 구성은 II장에서 IP모뎀의 규격을 제시하고 이의 설계 방안을 제시하고, III장에서 주요 기능에 대해 세부 알고리즘을 설명한다. IV와 V에서는 H/W 구현 및 시험 결과를 제시한다.




그림 1. 위성 IP 통신 시스템의 블록도
Fig. 1. Block Diagram of Satellite IP modem

II. 위성 IP모뎀의 규격

일반적인 무선통신 시스템은 변복조방식, 다중접속 등 다양한 접속규칙을 준수하며 운용되고 있다. 그러나 대부분의 위성통신시스템은 긴 전송지연으로 인하여 방송, 위성전화 등과 같은 경우를 제외하고는 정해진 시간에 특정채널을 점유하여 사용하는 일대일 통신에 주로 이용하거나, 제어채널로 채널 할당 등의 명령을 받아 preassigned- 또는 demanded assigned-FDMA 방식을 사용하고 있다. 따라서 채널, 대역폭, 송신출력 등과 같은 RF 관련 파라미터를 트랜스폰더(Transponder)에 적합하도록 준수하면 변복조, 접속규약 등을 독자적으로 결정하여 사용할 수 있는 것이다 [1][2]. 따라서 본 연구에서는 다음의 제시된 요구조건을 만족하는 독자적인 규격의 IP모뎀을 설계할 것이다.

- 전송률: 64Kbps x1, x2, x4, x8, x12, x24
- IF=140MHz
- BER= 10^{-5} when $E_b/N_0=6\text{dB}$
- Overhead < 1%

기존의 위성 통신을 이용한 대표적인 상용 IP 모뎀의 성능은 표 1과 같다. 최대 전송속도는 주로 위성의 허용 대역폭 및 안테나의 직경에 따른 수신 감도에 의존하며 이동형의 경우 수백Kbps 정도의 전송속도를 갖는다.

위성채널은 일반적인 무선통신과 달리 가시선 (Line-of-Sight) 환경이므로 K=80의 Rician채널 모델을 일반적으로 사용하며, 이동성을 고려하지 않으므로 도플러 효과, Fading, 다중경로 등을 고려하지 않아도 되는 비교적 평이한 채널이다. 따라서 채널부호화 기법은 랜

표 1. 위성 IP 모뎀의 비교

Table 1. Comparison of Satellite IP modems

| System | Data Rate (Up to) | Portability | Ref |
|--------------------|-------------------|-------------|-----|
| BGAN (inmarsat) | 492Kbps | O | [3] |
| Thuraya's DSL | 144Kbps | O | [4] |
| iDirect3000 (VSAT) | 18/4.2Mbps | X | [5] |

덤오류에 강인한 $K=7$, $R=1/2$, $g=[133,171]$ 의 콘볼루션 부호화를 사용하였으며, 페이딩 등에 의한 연접오류를 처리하기 위한 인터리버는 사용하지 않았다[7].

초과대역 R 이 1.25인 송신필터를 사용하며 대역폭에 따른 scalable한 전송 구조를 위해 multirate 신호처리 기법을 적용한 Polyphase 구조의 보간 필터뱅크(Interpolation filter bank)를 사용하였다[8]. 변조방식은 QPSK 방식에 비해 Side Lobe 특성이 좋고 증폭기에 부하가 적게 걸려 위성통신에서 많이 사용하는 $\pi/4$ QPSK를 사용하였다[1], [6].

암호화를 위해 PN 코드를 이용한 스크램블러를 사용하였으며, IP 패킷을 무선 구간에서 효율적으로 송신하기 위한 SAR (Segmentation And Reassembly) 기능을 위해 Framing/DeFraming 단을 사용하였다. IP 패킷의 응답 시간에 따라 초기 및 최대 전송속도가 결정되므로 이의 적절한 설계가 요구된다. 참고로 위성채널은 유선과 달리 0.5초 정도의 긴 전송지연과 10~5의 선로 품질로 인하여 늦은 응답, 오류 시 재전송 및 ACK 처리 등에서 많은 문제점이 발생한다. 이 같은 문제점들은 RFC-2488에서 제시하고 있으며 이의 구현은 본 연구의 범위를 벗어나므로 상용프로그램을 이용하고 다만 IP 패킷과 송신프레임과의 맵핑 방안을 제시하였다[9][10].

본 연구에서 적용한 scalable한 필터뱅크, 고속 응답을 위한 Framing 기법, 수신부의 동기처리에 대하여 다음 장에서 살펴보도록 하겠다.

그림 2는 제안된 위성 IP 모뎀의 모뎀부의 송수신 블록도이다. 제안된 모뎀은 기존의 위성 IP 모뎀과 동등하거나 우수한 전송속도와 수신율을 제공하고 있으며, 다른 시스템에 비하여 낮은 overhead를 갖는 효율적인 IP통신 성능을 제공한다.

III. 세부 기능

위성 채널은 앞서 언급한 바와 같이 안정적인 채널의 특성을 가지므로 전송 Frame의 길이에 따라 PER(Packet Error Rate)의 변화는 적은 편이다. 따라서 무선 Frame은 IP패킷의 최대 크기인 1500byte를 한번에 전송할 수 있도록 그림 3과 같이 1600byte로 설계하였다. 짧은 IP 패킷인 경우에는 다수의 패킷을 하나의 무선 Frame으로 맵핑되며 필요에 따라 zero padding이 이루어진다[10].

무선 Frame의 구조는 동기를 위한 31바이트 헤더, 1568Byte 몸체, 채널 부호화를 위한 1바이트 테일로 구성된다. 몸체의 길이는 최대 길이의 IP 패킷과 ACK 등과 같은 짧은 패킷 2개를 한번에 전송할 수 있도록 결정되었다. PC측으로부터 수신된 이더넷 패킷은 헤더와 CRC 부를 제거하여 IP 패킷으로 변환된 후 Circular FIFO를 거쳐 송신프레임의 몸체에 순서대로 적재된다. 그림 3처럼 송신시점에서 송신할 데이터가 존재하는 경우 한 개 또는 두 개의 송신프레임에 적재되어 송신된다. 이때 송신프레임의 크기에 맞도록 적절한 zero padding이 이루어진다.

동기신호는 길이 127의 Gold code에 구현의 편의를




그림 2. 제안된 모뎀의 블록도
Fig. 2. Block Diagram of the proposed Modem




그림 3. 송신 Frame 구조
Fig. 3. Structure of Transmission Frame

위해 1비트를 더하여 128비트 신호 2개를 합친 후 248비트로 잘라서 사용하였다. 이 신호는 프레임 동기검출, 잔류주파수, 위상오차 등을 검출하는데 이용된다. 테일은 $K=7$ 의 비터비(Viterbi) 복조기에서 zero-state로 데이터를 복원하는데 사용된다.

다양한 Data Rate의 지원을 위해 multirate 보간필터를 그림 4와 같이 구성하였으며, 각 블록은 upsampling 부분과 polyphase 보간필터로 구성되어 있다. 데이터가 연결되는 위치에 따라 64k, 128K, 384K, 512K, 768K, 1.5Mbps 까지 6가지의 Data Rate으로 보간이 된다. 이 필터의 효율적인 구현과 고속 처리를 위하여 필터 계수는 곱셈기가 필요 없는 CSD(Canonical SIGNED Digit)방식인 $\pm 2n$ 만으로 설계되었다[8],[11]. 또한 동일 블록을 재사용하는 형태로 설계하여 쉽게 구현할 수 있으며, 각 필터는 polyphase 구조로 설계되어 그림 5와 같이 3x 보간 필터가 oversampling이전의 저속에서 동작하는 장점을 갖는다. 여기서 2x, 3x 보간 필터는 각각 8, 12텝으로 설계되었다.




그림 4. Data Rate 변환 구조
Fig. 4 Structure of Data Rate Conversion




그림 5. Polyphase 구조의 3x 보간필터
Fig. 5. Polyphase 3x interpolation Filter

송신 필터도 41텝의 2의 누승 계수로 설계하였으며 그 성능은 46dB의 저지대역 감쇄와 -33dB의 ISI를 갖는다. 이 필터는 59 adder, 41 shifter로 구현되었다.

수신부를 살펴보도록 하겠다. 심볼동기는 논문 [12]에 제시된 Gardner Detector를, 프레임 동기는 Modified ML(Maximum Likelihood)을 사용하였다[13]. 프레임 동기에 사용한 Modified 식은 식 (1)과 같으며, Normalized Frequency Offset이 0.2인 경우에도 $M=256$ 일 때 False alarm rate은 10-4이하의 성능을 보인다.

$$L(\mu) = \left| \sum_{k=1}^{M-1} r_{\mu+k}^* r_{\mu+k-1} s_{k-1}^* s_k \right| - \sum_{k=1}^{M-1} |r_{\mu+k}| |r_{\mu+k-1}|$$

M : length of trainingsymbols in 1 frame ($M = 256$)
 r_i : received symbol sequence
 s_i : training symbol sequence
frame start point: $\mu_{frame} = \arg \max_{\mu} L(\mu)$
searching: $\text{find } \arg[L(\mu) > \text{threshold}]$

여기서 s_k 는 k -th 비트의 gold code, r_k 는 수신신호이다.

주파수 오차는 프레임 헤더에 대하여 Iterative Luise's Frequency Offset Estimator [14]를 사용하여 검출한다. 제안된 시스템의 헤더 길이가 248비트이므로 위상 추정기가 동작하려면 잔류 오차가 $\pi/248$ rad이내가 되어야 한다. 따라서 훈련 심볼구간 N=6인 coarse 추정부터 30, 80, 124의 네단계로 반복하여 검출/보정하도록 설계하였다. 주파수 오차는 worst case인 64kbps에서 8kHz의 오차까지 검출 및 보정 성능을 보였다.

$$\begin{aligned} z(k) &= y(k)c_k^* \\ R(m) &= \frac{1}{L_0 - m} \sum_{k=m}^{L_0-1} z(k)z^*(k-m) \\ \hat{f}_d &= \frac{1}{\pi T(N+1)} \arg\{R(m)\} \end{aligned} \quad (2)$$

여기서 $z(k)$ 는 수신신호이고, 이는 gold code c_k 에 주파수 잔류 성분 $y(k)$ 가 곱해진 것이다.

잔류 주파수 오차는 그림 6에 보인 바와 같이 PHLL(PHasor Lock Loop)으로 검출하여 Decision-directed channel phase tracking loop으로 보정한다[6]. 이는 Maximum likelihood one-tap estimator 방식의 동일한 형태이다. 이 때 \arg 함수는 piecewise linear 근사화 법을 이용하여 작은 rad에 대하여 작은 오차를 갖도록 각 rad 구간별로 테이블 크기와 정확도를 다르게 설계하였다. 실제 구현된 table의 길이는 2048이며, 6개의 구간을 갖는다.




그림 6. PHLL 구조
Fig. 6. Structure of PHLL

수신 신호의 세기와 BER monitoring을 위하여 본 연구에서는 수신 신호의 Header부분을 이용하여 예측하였다. 일반적으로 신호의 세기에 따라 BER이 결정되므로 수신 프레임의 uncoded BER을 header에서 측정하고 이를 일정 구간 평균하여 모의실험에서 구해진 표에 따라 coded BER 및 수신 신호 Eb/No로 환산된다. 이렇게 예측

된 Eb/No는 채널 시뮬레이터와 스펙트럼 분석기로 실측된 값과 비교할 때 ± 0.25 dB이내의 정확성을 보여주었다.

IV. H/W 구현

그림 7은 본 연구에서 설계된 위성 IP 모뎀의 H/W 블록도이다. 프로세서단은 Freescale사의 MPC86x 통신 프로세서에 리눅스를 실장하여 사용자 컴퓨터와 Ethernet 접속을 수행하고 PC에서 비쥬얼 C로 작성된 사용자 프로그램과 접속하여 모뎀부 전체를 제어/관리한다 [15]. 사용자 PC로부터 수신된 데이터는 ethernet 물리계층과 data link 계층 신호를 제거하고 IP 계층의 신호만 DSP로 전달하며 이때 양단에 연결된 프로세서는 송신/수신주소지(source/destination address)를 수정하는 간단한 router 기능을 수행한다. 즉, 송수신 양단간에는 IP 계층에서 transparent한 환경을 제공하게 된다 [10].

DSP와 FPGA에는 수신된 IP 패킷에 대하여 위성 IP 모뎀의 송수신 알고리즘을 그림 7과 같이 배분하여 실시간으로 수행한다. DSP는 4000MIPS의 성능과 soft-decision VCP(Viterbi Co-Processor)가 내장된 TI사의 TMS320C6416 [16]을 사용하였고 FPGA는 입력력 I/O, 동작속도 등을 고려하여 Altera사의 Flex [17] 2개에 VHDL로 구현하였다. 프로세서단과 DSP 간의 데이터 경로는 1.5Mbps의 신호만 처리하면 되므로 Ping-pong 구조로 FIFO를 사용했으며, DSP단과 FPGA단은 4x oversampling된 I/Q의 고속 데이터의 처리해야 하므로 FPGA내부에 DPRAM(Dual Port Memory)를 설계하고 DSP와 다채널 EDMA(Enhanced Direct Memory Access)




그림 7. 하드웨어 블록도
Fig. 7. H/W Block Diagram

로 데이터를 교환하도록 설계하였다. 여기서 프로세서 단과 DSP단은 모듈구조로 설계되어 개발기간을 단축할 수 있었으며, 요구 성능에 따라 상위 디바이스로 쉽게 성능을 개선할 수 있는 장점이 있다.

아날로그 IF단은 그림 8과 같이 구성하였다. 10MHz의 Reference Clock에서 VCO와 PLL로 280MHz의 동작 주파수를 만들어 Tx와 Rx I/Q 변조기에서 140MHz로 변조를 수행한다. 변조된 신호는 외부에 장착될 LPA(Low Power Amplifier), LNA(Low Noise Amplifier)를 통하여 각각 송/수신된다. 송수신 신호를 40dB 이상 조정하기 위해 VGA를 통과한 후 Band Pass Filter를 거친다. IQ imbalance를 줄이기 위하여 I/Q 신호경로를 최적으로 배치하고 Dual 채널의 10bit ADC와 DAC 등을 사용하였다.




그림 8. IF 처리단의 구조
Fig. 8. Structure of IF part

그림 9은 위성 IP 모뎀부를 실제 구현한 보드의 전, 후면 사진이고, 그림 10은 휴대용 위성 IP 통신 시스템으로 완성된 모습이다. 참고로 사진의 노트북은 10인치의 액정을 가진 sub-A4크기로 전체 시스템이 쉽게 휴대가 가능함을 알 수 있다.

V. 성능 및 시험결과

제안된 위성 IP 시스템의 성능평가 환경은 통상적인 위성 채널인 $K=80$ 의 Rician 채널에서 10%의 modulation accuracy와 8KHz의 주파수 offset으로 설정하였다. 그림




그림 9. 구현된 모뎀 사진 (상,하면)
Fig. 9. Picture of Implemented Modem (Top and Bottom View)




그림 10. 휴대용 위성 IP 통신 시스템
Fig. 10. Portable Satellite IP modem

11은 모의실험결과와 채널 시뮬레이터로 실험된 실제 시스템의 성능이다. 제안된 위성 IP모뎀은 목표한 설계 사양인 $E_b/N_0=6\text{dB}$ 에서 10.5의 BER 성능을 만족함을 알 수 있다. 여기서 실제 구현으로 인해 약 0.5dB의 성능 저하가 나타나고 있으며 이는 주로 IF단의 영향으로 판단된다. 송신단에서 EVM(Error Vector Magnitude)은 10%이내이며, 송신 주파수 offset 및 I/Q 부정합 (Mismatching)은 10Hz, -20dB이하의 상당히 적은 값을 보인다. 그림 12는 Agilent 89600 Vector Signal Analyzer로 측정된 128Kbps일 때의 성상도(Constellation)로 EVM=6.8, 주파수오차 -7.7Hz, I/Q offset -22.5dB의 성능을 보인다.

IP 전송환경에서의 에러율은 정해진 개수의 ping을




그림 11. BER 성능
Fig. 11. BER performance




그림 12. 송신단에서 측정된 성상도
Fig. 12. Constellation Measured at the Transmitter

송신하고 수신부에서 오류가 발생한 IP packet을 저장한 후 별도의 명령으로 오류 비트를 카운트하는 방식으로 이루어졌다. 고속 데이터실험은 MMS(Microsoft Media Server)환경을 PC에 구축하여 64Kbps부터 1.536Mbps까지 6가지 전송률로 각각 streaming 전송하여 동영상의 화면 깨짐이나 지연 등을 시험했다. 또한 FTP와 같은 응용 프로그램으로 최대 전송률을 측정하여 설계된 시스템의 동작을 확인하였다.

VI. 결 론

본 논문에서는 1.5Mbps 급까지 양방향 전송이 가능한 위성 IP모뎀을 개발하였다. 허용 대역별로 6가지의 다양

한 전송속도를 지원하여 채널부호화, 주파수 추정기능을 갖고 있어 8KHz까지의 주파수 오차가 존재해도 Eb/No=6dB에서 10-5의 BER 특성을 제공한다. 0.2%의 overhead를 갖도록 긴 프레임을 사용하고 있으면서도 빠른 전송응답을 위해 정해진 SAR기능을 추가하였다.

개발된 위성 IP 모뎀은 Modular 구조로 되어 있어서 모듈별로 업그레이드가 용이하고, 향후 다른 위성을 위한 모뎀 시스템 개발이 가능하고 VoIP, 영상통신 등의 다양한 응용 기능을 쉽게 확장할 수 있다. 현재 본 연구는 OFDM, Multi carrier 등과 같은 다중 변조방식과 Turbo code과 같은 채널부호화 기법을 접목하는 방안을 진행 중에 있다.

참고문헌

- [1] D. Roddy, *Satellite Communications*, 3rd Ed, New York, McGraw-Hill, 2001.
- [2] S. Benedetto, R. Garello, G. Montorsi, C. Berrou, and et al, "MHOMS: high-speed ACM modem for satellite applications," IEEE Wireless Commun. Mag. Vol. 12, pp. 66-77, Apr., 2005.
- [3] BGAN inmarsat, Explorer 500 <http://broadband.inmarsat.com/>
- [4] Thuraya Satellite Telecommunications, ThurayaDSL, <http://www.thuraya.com/>
- [5] iDirect Technologies, Series 7000 Remote Router, <http://www.idirect.com>
- [6] H. Meyr, M. Moeneclaey, and S. A. Fechtel, *Digital Communication Receivers*, New York, John Wiley and Sons, 1998.
- [7] S. Lin and D. J. Costello Jr, *Error Control Coding*, 2nd Ed, New Jersey, Prentice Hall, 2004.
- [8] P. P. Vaidyanathan, *Multirate Systems And Filter Banks*, New Jersey, Prentice Hall, 1993.
- [9] M. Allman, D. Glover, and L. Sanchez, "An expedited forwarding PHB," Internet Engineering Task Force (IETF), RFC 2488, Jan. 1999.
- [10] W. Stallings, *Data and Computer Communications*, 8th Ed, New Jersey, Prentice Hall, 2006.
- [11] I. Park, W. J. Oh, and Y. H. Lee, "Design of

- powers-of-two coefficient FIR filters with minimum arithmetic complexity", APCCAS '02, Vol. 1, 517-520, Oct., 2002
- [12] F. M. Gardner, "A BPSK/QPSK Timing-Error Detector for Sampled Receivers," IEEE Trans. Commun., Vol. COM-34, pp. 423-429, May 1986.
- [13] Z. Y. Choi and Y. H. Lee, "Frame synchronization in the presence of frequency offset," IEEE Trans. Commun., Vol. 50, pp. 1062-1065, July 2002.
- [14] M. Luise and R. Reggiani, "Carrier Frequency Recovery in All-Digital Modems for Burst-Mode Transmissions," IEEE Trans. Commun., Vol. 43, pp. 1169-1177, Apr. 1995.
- [15] Freescale Inc., MPC86x, <http://www.reescale.com/>
- [16] Texas Instruments Inc., TMS320C64xx, <http://www.ti.com>
- [17] Altera Corp., Flex series, <http://www.altera.com/>

저자소개

강 정 모(Jung-mo Kang)



2004년 금오공과대학교 전자공학부 학사
2006년 금오공과대학교 전자통신공학과 석사

2006년 2월~현재 : LG Innotek Power연구실 주임연구원
※관심분야: 신호처리, 통신신호처리

정재욱(Jae-Wook Jung)



2004년 금오공과대학교 전자공학부 학사
2006년 금오공과대학교 전자통신공학과 석사

2006년 2월~현재 : AKT 대리
※관심분야: 신호처리, 통신신호처리

김명식(Myung-Sik Kim)



1983년 경북대학교 전자공학과 학사
1985년 한국과학기술원 전기 및 전자 공학과 석사

1992년 한국과학기술원 전기 및 전자공학과 박사
1985년 3월~1992년 7월: 한국과학기술연구원 응용전자 연구실 선임연구원
1992년 8월~현재 : 금오공과대학교 전자공학부 교수
※관심분야: 반도체 회로 설계(A/D & D/A 변환기 회로)

오우진(Woo-Jin Oh)



1989년 한양대학교 전자공학과 학사
1991년 한국과학기술원 전자공학과 석사

1996년 한국과학기술원 전자공학과 박사
1996년 2월~1998년 8월: SK Telecom 중앙연구원 선임연구원
1998년 8월~현재 : 금오공과대학교 전자공학부 부교수
※관심분야: 신호처리, 통신신호처리, 이동통신