The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

A Detachable Full-HD Multi-Format Video Decoder: MPEG-2/MPEG-4/H.264, and VC-1

분리형 구조의 고화질 멀티 포맷 비디오 복호기: MPEG-2/MPEG-4/H.264와 VC-1

  • 배종우 (명지대학교 정보공학과) ;
  • 조진수 (경원대학교 소프트웨어공학부)
  • Published : 2008.02.29
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we propose the VLSI design of Multi-Format Video Decoder (MFD) to support video codec standards such as MPEG-2, MPEG-4, H.264 and VC-1. The target of the proposed MFD is the Full HD (High Definition) video processing needed for the high-end D-TV SoC (System-on-Chip). The size of the design is reduced by sharing the common large-size resources such as the RISC processor and the on-chip memory among the different codecs. In addition, a detachable architecture is introduced in order to easily add or remove the codecs. The detachable architecture preserves the stability of the previously designed and verified codecs. The size of the design is about 2.4 M gates and the operating clock frequency is 225MHz in the Samsung 65nm process. The proposed MFD supports more than Full-HD (1080p@30fps) video decoding, and the largest number of video codec standards known so far.

본 논문에서는 MPEG-2, MPEG-4, H.264/AVC 및 VC-1 코덱 표준을 동시에 지원하는 멀티 포맷 비디오 복호기 (MFD)의 설계 방법을 제안한다. 제안하는 MFD는 디지털-TV SoC 에 필요한 고사양의 고화질급 비디오 처리를 목표로 하였다. 리스크 프로세서, 온칩 메모리 및 주변 회로 등의 크기가 큰 공용 자원들을 공유하여 크기를 최소화 하였다. 또한, 코덱 별로 추가 및 제거가 용이한 분리 가능한 구조를 사용하였다. 이러한 구조는 이미 설계되고 검증된 코덱의 안정성의 유지를 용이하게 해준다. 설계된 MFD는 65nm 공정에서 크기가 약 2.4M 게이트 이며, 동작속도는 225MHz이다. 본 논문에서 제안한 MFD는 현재까지 알려진 MFD 중 최고 성능인 고화질급(1080p@30fps) 이상의 비디오 디코딩을 지원하며, 가장 많은 종류의 비디오 코덱 표준을 지원한다.

Keywords

References

  1. Chih-Da Chien, et al., 'A 252kgates/71mW Multi- Standard Multi-Channel Video Decoder for High Definition Video Applications,' ISSCC Dig. Tech. Papers, pp.282- 283, 2007
  2. M. Hase, et al., 'Development of Low-power and Real-time VC-1/H.264/MPEG-4 Video Processing Hardware,' Design Automation Conference, pp.637-643, 2007
  3. T. M. Liu, et al., 'A 125μW, Fully Scalable MPEG-2 and H.264/AVC Video Decoder for Mobile Applications,' JSSC, pp.161-169, 2007
  4. T. W. Chen, et al., 'Architecture Design of H.264/AVC Decoder with Hybrid Task Pipelining for High Definition Videos,' IEEE Proc. ISCAS, Vol. 3, pp.2931-2934, 2005
  5. C. C. Lin, et al., 'A 160k Gate 4.5kB SRAM H.264 Video Decoder for HDTV Applications,' ISSCC Dig. Tech. Papers, pp.406-407, 2006
  6. Y. Hu, et al., 'A High Definition H.264/AVC Hardware Video Decoder Core for Multimedia SoC's,' Proc. ISCE, pp.385-389, 2004
  7. H. Y. Kang, et al., 'MPEG4 AVC/H.264 Decoder with Scalable Bus Architecture and Dual Memory Controller,' Proc. ISCAS, Vol. 2, pp.145-148, 2004
  8. J. Bae, N. Park and S. Lee, 'Register Array Structure for Effective Edge Filtering Operation of Deblocking Filter,' LNCS, Vol. 4096, pp.805-813, 2006
  9. J. Bae, N. Park and S. Lee, 'Quarter-pel Interpolation Architecture in H.264/AVC Decoder,' IPC 2007, pp.224-227, 2007
  10. Draft ITU-T Recommendation and Final Draft International Standard of Joint Video Specification, ITU-T Rec. H.264 | ISO/IEC 14496-10 AVC, 2003
  11. SMPTE STANDARD VC-1 Compressed Video Bitstream Format and Decoding Process, Approved 2006
  12. International Standard, Information technology.Coding of audio-visual objects.Part2: Visual, ISO/IEC 14496-2 Third Edition, 2004