

논문 2008-45SD-11-4

단 채널 GaAs MESFET의 속도 포화영역에서 2차원 전위 도출을 위한 해석적 모델

(An analytical model for deriving the 2-D potential in the velocity saturation region of a short channel GaAs MESFET)

오 영 해*, 장 은 성*, 양 진 석*, 최 수 흥**, 갈 진 하*, 한 원 진*, 홍 순 석***

(Young-Hae Oh, Eun-Sung Jang, Jin-Seok Yang, Soo-Hong Choi, Jin-Ha Kal,
Won-Jin Han, and Sun-Suck Hong)

요 약

본 논문에서는 단 채널 GaAs MESFET의 포화영역에서의 I-V 특성을 도출하기 위한 해석적 모델을 제안하였다. 기존의 단 채널 GaAs MESFET에 대한 해석이 채널 pinch-off의 개념이 도입되는 모델이었던 반면, 본 논문에서는 전자의 속도 포화영역이 유한한 채널 폭을 갖으면서 전류 연속 조건을 만족하도록 공핍영역의 2차원 전위 분포 식을 도출하였다. 또한 속도 포화영역의 길이를 채널 전체 길이, 채널 도핑 농도, 게이트 전압 및 드레인 전압의 함수로 도출하여 포화영역에서의 Early 효과를 보다 합리적으로 설명할 수 있음을 보이고 있다.

Abstract

In this paper, we suggest an analytical model that can derive the I-V characteristics in the saturation region of a short channel GaAs MESFET. Instead of the pinch-off concept that has been used in the conventional models, we can derive the two-dimensional potential in the depletion region in order that the velocity saturation region cannot be pinched-off and the current continuity condition can be satisfied. Obtained expression for the velocity saturation length is expressed in terms of the total channel length, channel doping density, gate voltage, and drain voltage. Compared with the conventional channel length shortening models, the present model seems to be considerably accurate and more reasonable in explaining the Early effect.

Keywords: short channel GaAs MESFET, Early Effect

I. 서 론

지난 수십 년 간 반도체 산업의 주류를 이루는 고집적회로의 기본 소자인 MOSFET는 고속 스위칭 및 고

집적화 등을 위해 소자의 축소화가 계속 되어왔다. 그러나 scale down 결과 hot carrier 효과, 전하 이동도 감소 및 punch through 효과 등의 문제점들에 봉착하게 되었다. 이러한 문제점을 해결하기 위해 최근 단 채널 MESFET 소자에 대한 관심이 집중되고 있다. FET 소자는 게이트 전압에 의한 채널 변조를 위한 전계와 드레인 전압에 의한 캐리어 drift를 위한 전계가 소자 내에서 서로 거의 수직적으로 인가되므로 소자 내의 전위 분포는 2차원 Laplace 및 Poisson 방정식에 의존되며 이 방정식의 풀이는 채널 전류의 연속 조건 및 캐리어 이동도의 전계 의존성을 함께 고려해야 하므로 쉽게 얻어질 수 없다. 이 때문에 기존 모델에서는 GCA(gra-

* 학생회원, ** 정회원, 홍익대학교 전자전기공학부
(School of Electronic & Electrical Eng., Hongik Univ.)

*** 정회원, 홍익대학교 전자전기공학과 전자공학전공
(Dep. of Electronic & Electrical Eng., Hongik Univ.)

※ 본 연구는 홍익대학교 2007년도 학술연구진흥과제
에 의해 지원되었음.

접수일자: 2008년 8월 12일, 수정완료일: 2008년 10월 24일

dual channel approximation)를 적용하여 Poisson 방정식을 준 2차원적으로 취급하고 있다. 그러나 GCA는 채널 길이가 짧아지면 낮은 드레인 전압에서도 오차를 초래하므로 단 채널 소자의 특성 도출을 위한 여러 모델들이 제시되어 왔다^[1~5]. 수치 해석적 모델^[6~8]은 그 정확성에도 불구하고 긴 계산 소요시간 및 소자 동작의 구체적 표현을 보이지 못하는 단점을 갖고 있기 때문에 다양한 해석적 모델들이 제안되어왔다. MESFET의 단 채널 효과는 드레인 전압에 의한 문턱 전압의 roll-off 효과와 드레인 포화전류의 드레인 전압 의존성, 즉 Early 효과로 대별될 수 있다. drain-induced threshold voltage roll-off 효과는 초기에는 기하학적인 전하 공유(charge sharing) 모델로 설명했으나 곧 이어 보다 해석적인 DIBL(drain induced barrier lowering)효과로 설명되고 있다^[9]. 즉, 캐리어가 소스에서 드레인 방향의 채널로 주입되어 이동하는 데에 존재하는 전위장벽이 드레인 전압의 증가로 낮아져 문턱 전압이 낮아진다고 보고 있다. 한편, Early 효과에 대한 설명에서는 드레인 근방의 채널이 pinch-off되어 드레인 전압의 증가에 따라 pinch-off 되지 않은 유효 채널 길이가 감소되고, 이 때문에 드레인 포화전류가 증가한다고 보고 있다^[10~11]. 그러나 이 모델에서 pinch-off 영역에서 캐리어가 유한한 크기의 포화속도로 drift되는 전자에 의해 상당 크기의 드레인 포화전류가 흐르게 된다는 물리적 설명은 상당한 무리가 있어 보이며 pinch-off 채널 상층 공핍영역에서의 2차원 Poisson 방정식에 대한 해를 Fourier급수의 합으로 도출하는 모델^[11]도 불명료하여 최근 준 실험적 모델들이 실용적 목적을 위해 제시되었다^[12~15]. 그러나 이들 모델들은 도입된 여러 fitting 파라미터의 값들이 소자 제조 공정에 의존하는 한계를 갖고 있다. 앞서 언급한 제 문제의 해결책은 다음과 같이 요약될 수 있다. 드레인 전압에 따라 변하는 채널 내의 전위 분포를 보다 합리적으로 도출하기 위해서는 기존의 GCA를 대체하는 적절한 가정이 제시되어야 하며, 이 가정은 해석적 모델 수립을 위해서는 기존의 GCA보다 훨씬 유연하여, 상당히 큰 드레인 전압이 인가된 경우에서도 별 무리 없이 수용될 수 있어야 할 것이다. 이 결과로 도출된 전위 분포를 토대로 하여 캐리어 이동도의 전계 의존성을 포함하는 채널 전류 연속조건을 만족하도록 드레인 전류를 도출해야 할 것이다. HEMT 소자에서 이상의 취지에 부합하는 모델을 제시된 바 있으며^[16~17], MESFET 소자에서도 이러한 취지를 만족하는 모델을 제시하고자 한다. 본 논문의 구성은 다음과 같

다. 제 I 장에서는 서론, 제 II장에서는 모델의 기본구성, 제 III장에서는 본 모델의 시뮬레이션 결과, 제 IV장에서 결론을 기술하였다.

II. 모델의 기본 구성

모델링하고자하는 자기 정렬(self-aligned) 구조인 n-채널 GaAs MESFET의 단면도를 그림 1에 도시하였다. 채널은 균일한 도너 농도 N_D 를 갖으며, 채널의 양단에 충분한 깊이로 접촉된 n^+ 영역의 소스와 드레인이 있다고 보았다. 그림에서 x 는 게이트-채널 접합면에서 채널 쪽 수직 방향의 좌표이고, y 는 소스 쪽 게이트 끝단에서 드레인 쪽으로의 수평 좌표이다. L 과 Z 는 각각 게이트 길이와 게이트 폭을 나타내고, b 는 금속학적 채널의 깊이이다. V_{GS} 와 V_{DS} 는 각각 게이트전압과 드레인 전압이고, 게이트-채널 접합의 각 지점이 역-바이어스 되도록 $V_{GS} \leq 0$ 및 $V_{DS} \geq 0$ 이다. 본 논문에서 게이트 아래쪽 채널의 길이만큼의 영역을 모델링 영역으로 보고 이외는 기생저항을 이루는 영역으로 간주한다. 채널 영역 $0 \leq x \leq b$, $0 \leq y \leq L$ 에서 2차원 전위 $\Psi(x, y)$ 는 다음의 Poisson 방정식을 만족한다.

$$\frac{\partial^2 \Psi}{\partial x^2} + \frac{\partial^2 \Psi}{\partial y^2} = -\frac{q}{\epsilon_s} [N_D - n(x, y)] \quad (1)$$

단, q 는 전자의 전하량, ϵ_s 는 GaAs의 유전율, $n(x, y)$ 는 전자의 밀도이다. 식 (1)에서 정공의 밀도는 무시하였다. 식 (1)의 경계 조건은 다음과 같다.

$$\Psi(0, y) = V_{GS} - V_{bi} = V_{GS}' \quad (2)$$

$$\left. \frac{\partial \Psi}{\partial x} \right|_{x=b} = 0, \quad (3)$$

$$\Psi(b, y) = V(y), \quad (4)$$

단, V_{bi} 는 게이트-채널 간의 built-in 전압(일함수 차)이고 식 (3)의 경계 조건은 준 절연 기판이 상당히 두껍고 floating 되어 있으며 채널/기판 간 interface의 surface state charge가 없다고 보아 back gate 효과를 무시한 것이다. 채널 내의 전자의 드리프트와 확산전류를 합한 전류 밀도가 거의 y 방향만을 갖는다고 가정하면 전자 밀도 $n(x, y)$ 는 다음과 같이 쓸 수 있다.




그림 1. 본 모델의 MESFET 단면도.

Fig. 1. Cross-section of MESFET to be modeled.

$$n(x, y) = N_D e^{\beta [\Psi(x, y) - V(y)]} \quad (5)$$

단, $\beta = q/(k_B T)$ 는 열전압의 역수(k_B : Boltzmann 상수, T : 절대온도)이고, $V(y)$ 는 전자의 quasi-Fermi 전위이다. 채널 위치 y 에서의 전류 $I_D(y)$ 는 다음과 같이 쓸 수 있다.

$$\begin{aligned} I_D(y) &= Zq\mu_n(y) F(y) \int_0^b n(x, y) dx \\ &= Zq\mu_n(y) F(y) N_D [b - h(y)] \end{aligned} \quad (6)$$

단, $\mu_n(y)$ 는 x 방향의 의존성이 무시된 채널 위치 y 에서의 전자 이동도이며, $F(y) = dV/dy$ 이고, $b - h(y)$ 는 유효 채널의 폭이다. $h(y)$ 는 공핍층의 폭으로서 식 (5)를 고려하면 다음과 같이 정의될 수 있다.

$$h(y) = \int_0^b \{1 - e^{\beta [\Psi(x, y) - V(y)]}\} dx \quad (7)$$

식 (7)의 정의는 식 (5)를 다음과 같이 근사화한 것과

$$n(x, y) \approx \begin{cases} 0, & 0 \leq x \leq h(y), \\ N_D, & h(y) \leq x \leq b. \end{cases} \quad (8)$$

동등하므로 식 (1)의 Poisson 방정식을 다음과 같이

$$\frac{\partial^2 \Psi}{\partial x^2} + \frac{\partial^2 \Psi}{\partial y^2} \approx -\frac{q N_D}{\epsilon_s}, \quad 0 \leq x \leq h(y) \quad (9)$$

단순화할 수 있으며 식 (3) 및 (4)의 경계 조건은 $x = b$ 가 $x = h(y)$ 로 압축되어 다음의 식들로 대체될 것이다.

$$\left. \frac{\partial \Psi}{\partial x} \right|_{x=h(y)} = 0, \quad (10)$$

$$\Psi(h(y), y) = V(y), \quad (11)$$

식 (2), (10), 및 (11)을 만족하는 식 (9)의 해를 근사적으로 구하기 위해 $\Psi(x, y)$ 를 다음과 같은 형태로 두자.

$$\Psi(x, y) = V(y) - f_0(y) [x - h(y)]^2 + \dots \quad (12)$$

식 (12)를 식 (9)에 대입하면

$$\begin{aligned} \frac{\partial^2 \Psi}{\partial x^2} + \frac{\partial^2 \Psi}{\partial y^2} &\approx \frac{d^2 V}{dy^2} - 2f_0(y) [1 + h'^2(y)] \\ &+ 4 \frac{df_0}{dy} [x - h(y)] h'(y) - \frac{d^2 f_0}{dy^2} [x - h(y)]^2 \\ &+ \dots = -\frac{q N_D}{\epsilon_s} \end{aligned} \quad (13)$$

단, $h'(y) = dh/dy$ 이다. 식 (13)의 $[x - h(y)]$ 의 항을 고려하고 다른 고차 항들을 무시하면 $f_0(y)$ 는 다음과 같이 도출된다.

$$f_0(y) = \frac{1}{2[1 + h'^2(y)]} \left(\frac{q N_D}{\epsilon_s} + \frac{d^2 V}{dy^2} \right) \quad (14)$$

식 (14)를 식 (12)에 대입한 후 식 (2)를 고려하면 다음 관계를 얻게 된다.

$$h(y) \approx \frac{b}{\sqrt{V_p}} \sqrt{\eta(y) [V(y) - V_{GS'}]} \quad (15)$$

단, $V_p = qN_D b^2 / (2\epsilon_s)$ 이며 $\eta(y)$ 는 다음과 같다.

$$\eta(y) = \frac{1 + h'^2(y)}{1 + \frac{\epsilon_s}{q N_D} \frac{d^2 V}{dy^2}} \quad (16)$$

식 (15)는 $\eta(y) \approx 1$ 인 경우에 기존의 장 채널에서의 $h(y)$ 에 대한 표현식으로 되며, 이 때 $h(y) \leq b$ 를 만족하기 위해 $V(L)$ 은 $V_p + V_{GS'}$ 보다 클 수 없으므로 drain end pinch-off 개념이 부득이 도입되었다. 그러나 본 모델에서는 $h(y) \leq b$ 를 만족하기 위해

$$V(y) \leq V_{GS'} + \frac{V_p}{\eta(y)} \quad (17)$$

이므로, 단 채널 소자에서 매우 큰 드레인 전압에 대해서 $\eta(y) \ll 1$ 가 되면 물리적으로 수용하기 어려운 종래의 drain end pinch-off 개념이 불필요하게 된다. 식 (6)은 전류 연속 조건에 의해 채널 위치에 무관한 값으로 표현

되어야 하므로 이를 위해 전도성 채널을 constant mobility 영역과 포화속도 영역으로 나누는 다음의 근사식을 이용하자^[18].

$$\mu_n(y) F(y) = \begin{cases} \mu_o F(y), & 0 \leq F(y) \leq F_s, \\ v_{sat}, & F(y) \geq F_s, \end{cases} \quad (18)$$

단, μ_o 및 v_{sat} 는 GaAs 내에서 전자의 저 전계 이동도 및 포화속도이며, $F_s = v_{sat}/\mu_o$ 이다. 전도성 채널의 전 영역이 $F(L) \leq F_s$ 인 경우, 식 (6)을 y 에 대해 $y=0$ 에서 $y=L$ 까지 적분하기 위해 $\eta(y)$ 의 y 의존성이 $V(y)$ 의 y 의존성에 비해 무시할 수 있다고 가정하여 $\eta(y)$ 를 평균치 $\bar{\eta}$ 로 대체하면 드레인 전류 I_D 는 다음과 같이 근사적으로 구해질 수 있다.

$$I_D = G_o \left\{ V_L - V_0 - \frac{2}{3} \sqrt{\frac{n}{V_p}} [(V_L - V_{GS'})^{3/2} - (V_0 - V_{GS'})^{3/2}] \right\} \quad (19)$$

단, $G_o = Zq\mu_o N_D b/L$, $V_0 = V(0)$, 및 $V_L = V(L)$ 이다. 소스 및 드레인의 기생 저항을 무시하면 V_0 및 V_L 은 다음과 같이 표현된다.

$$V_0 \approx 0, \quad V_L \approx V_{DS} \quad (20)$$

식 (6)의 $I_D(y)$ 가 y 에 대해 무관하므로 다음을 얻는다.

$$F(y) = \frac{I_D}{Zq\mu_o N_D [b - h(y)]} \quad (21)$$

식 (21)을 y 에 대해 미분하면 다음을 얻게 된다.

$$\frac{d^2 V}{dy^2} = \frac{I_D h'(y)}{Zq\mu_o N_D [b - h(y)]^2} \quad (22)$$

한편, $F(L) \geq F_s$ 인 경우, $F(L_s) = F_s$ 인 채널 위치 $y = L_s$ 이 채널 내에 존재하게 된다. 식 (6)으로부터 속도 포화영역 $L_s \leq y \leq L$ 에서의 공핍층 폭 $h(y)$ 는 일정한 값 h_s 로 되어 $h'(y) = 0$ 이므로, 식 (14)는 다음과 같이 표현된다.

$$f_0(y) = \frac{1}{2} \left(\frac{qN_D}{\epsilon_s} + \frac{d^2 V}{dy^2} \right) (x - h_s)^2 \quad (23)$$

이를 식 (12)에 대입하면 속도 포화영역 상층부의 공핍 영역 내의 전위는 다음과 같이 근사적으로 표현된다.

$$\Psi(x, y) = V(y) - \frac{1}{2} \left(\frac{qN_D}{\epsilon_s} + \frac{d^2 V}{dy^2} \right) (x - h_s)^2 \quad (24)$$

식 (24)에 식 (2)의 경계 조건을 고려하면

$$V(y) - \frac{qN_D}{2\epsilon_s} h_s^2 - \frac{1}{2} h_s^2 \frac{d^2 V}{dy^2} = V_{GS'} \quad (25)$$

을 얻는다. 또한 식 (23) 및 식 (24)에 $y = L_s$ 를 대입하고 $y = L_s$ 에서 $h(y)$, $V(y)$, $F(y)$ 및 $d^2 V/dy^2$ 가 연속 함수가 된다고 보면 다음을 얻는다.

$$h_s = b - \frac{(b - h_0) F_0}{F_s} \quad (26)$$

$$\left. \frac{d^2 V}{dy^2} \right|_{y=L_s} = 0 \quad (27)$$

단,

$$h_0 = h(0) = \frac{b}{\sqrt{V_p}} \sqrt{\eta(V_0 - V_{GS'})} \quad (28)$$

$$F_0 = F(0) = \frac{I_D}{Zq\mu_o N_D (b - h_0)} \quad (29)$$

본 모델에서 계산을 위해 $h'(L_s) = 0$ 과 식 (27)을 고려하면 $\eta(L_s) = 1$ 이므로, 식 (19) 및 (28)에서 $\bar{\eta} \approx 1$ 로 두었다. 식 (26) 및 (27)을 고려하고 식 (25)의 해 $V(y)$ 는

$$V(y) = V_s + \frac{h_s F_s}{\sqrt{2}} \sinh \left[\frac{\sqrt{2}(y - L_s)}{h_s} \right] \quad (30)$$

단,

$$V_s = V(L_s) = V_{GS'} + \frac{qN_D}{2\epsilon_s} h_s^2 \quad (31)$$

식 (30)에 $y = L$ 을 대입하면 $\Delta L = L - L_s$ 는 아래와 같이 도출 할 수 있다.

$$\Delta L = \frac{h_s}{\sqrt{2}} \sinh^{-1} \left[\frac{\sqrt{2}}{h_s F_s} (V_L - V_s) \right] \quad (32)$$

식 (30)을 y 에 대해 미분한 후 $y = L$ 을 대입하면

$$F_L = F(L) = F_s \cosh \left(\frac{\sqrt{2} \Delta L}{h_s} \right) \quad (33)$$

을 얻게 된다.

III. 시뮬레이션 결과

본 모델의 해석은 Poisson 방정식과 전류 연속 방정식을 연계하여 풀기 때문에 반복법(iteration method)에 의한 계산을 수행하였다. 먼저 채널의 폭과 길이, 채널 깊이 도핑 농도와 같은 소자 파라미터들과, 게이트 전압, 드레인 전압의 바이어스 조건들을 정한 후, V_s 값을 초기 추정하여 계산을 시작하여 새로운 L_s 와 V_s 를 생성하고 이를 반복하여 수렴시키는 방법을 사용하였다. 이와 같이 도출된 식들에 따라 얻어진 F_L , L_s , V_s , 문턱 전압 V_T , 드레인 전류 I_D 를 그림 2~9에 도시하였다. 그림 2 및 3에 각각 장 채널 및 단 채널 소자에 대한 $I-V$ 특성의 도출 결과를 도시하였다. 그림 4 및 5에서는 장 채널 및 단 채널 소자에 대한 F_L 과 드레인




그림 2. 장 채널 MESFET의 전류-전압 특성
Fig. 2. $I-V$ characteristics for a long channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 5\mu\text{m}$).




그림 3. 단 채널 MESFET의 전류-전압 특성
Fig. 3. $I-V$ characteristics for a short channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 0.3\mu\text{m}$).




그림 4. 장 채널 MESFET의 F_L-V_{DS} 의 관계
Fig. 4. F_L-V_{DS} relation of a long channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 5\mu\text{m}$)




그림 5. 단 채널 MESFET의 F_L-V_{DS} 의 관계
Fig. 5. F_L-V_{DS} relation of a short channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 0.3\mu\text{m}$).




그림 6. 장 채널 MESFET의 L_s-V_{DS} 의 관계
Fig. 6. L_s-V_{DS} relation of a long channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 5\mu\text{m}$).




그림 7. 단 채널 MESFET의 I_s - V_{DS} 의 관계
Fig. 7. I_s - V_{DS} relation of a short channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 0.3\mu\text{m}$).




그림 8. 장 채널 MESFET의 V_s - V_{DS} 의 관계
Fig. 8. V_s - V_{DS} relation of a long channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 5\mu\text{m}$).




그림 9. 단 채널 MESFET의 V_s - V_{DS} 의 관계
Fig. 9. V_s - V_{DS} relation of a short channel MESFET ($N_D = 1 \times 10^{17} \text{ cm}^{-3}$, $L = 0.3\mu\text{m}$).

전압 의존성을 계이트 전압을 파라미터로 하여 도시하였다. 그림 6 및 7에서는 장 채널 및 단 채널 소자에 대한 L_s 와 드레인 전압 의존성을 계이트 전압을 파라미터로 하여 도시하였다. 그림 8 및 9에는 장 채널 및 단 채널 소자에 대해 V_s 에 대한 변화를 도시하였다.

IV. 결 론


본 논문에서는 단 채널 GaAs MESFET의 포화영역에서의 I-V 특성을 도출하기 위한 해석적 모델을 제안하였다. 기존의 단 채널 GaAs MESFET에 대한 해석이 포화영역에서 전자의 속도가 포화되고 이 속도 포화영역의 폭이 0으로 되는, 즉 채널 pinch-off의 개념이 도입되는 모델이었던 반면 본 논문에서는 전자의 속도 포화영역이 유한한 채널 폭을 갖는 2차원적인 전위 분포를 도출하였다. 도출된 2차원적인 전위 분포 표현식은 종래의 물리적으로 수용하기 힘든 채널 pinch-off 개념이 도입되지 않으면서 경계 조건을 만족하는 2차원 Poisson 방정식의 해가 되며 전류 연속 조건을 만족하도록 도출되었다. 또한 속도 포화영역의 길이를 채널 전체 길이, 채널 도핑 농도, 게이트 전압 및 드레인 전압의 함수로 도출하여 포화영역에서의 Early 효과를 보다 정확하게 설명할 수 있는 모델을 수립하였다. 따라서, 본 모델은 보다 간편하면서 비교적 정확하게 단 채널 GaAs MESFET의 특성을 예측할 수 있는 모델로 활용되리라 기대된다.

참 고 문 헌

- [1] P. C. Choa, P. M. Smith, S. Wanuga, W. H. Perkins, and E. D. Wolf, "Channel-Length Effects in Quarter-Micrometer Gate-Length GaAs MESFET's," *IEEE Electron Device Lett.*, vol. 4, no. 9, pp. 326-328, 1983.
- [2] P. Pouvil, J. -L. Gautier, and D. Pasquet, "A New Analytical Model for the GaAs MESFET in the Saturation Region," *IEEE Trans. Electron Devices*, vol. 35, no. 8, pp. 1215-1222, 1988.
- [3] C. -H. Chen, and D. K. Arch, "The Influence of Electric Field and Mobility Profile on GaAs MESFET Characteristics," *IEEE Trans. Electron Devices*, vol. 36, no. 11, pp. 2405-2414, 1989.
- [4] C. -S. Chang, and D. -Y. S. Day, "Analytic Theory for Current-Voltage Characteristics and Field Distribution of GaAs MESFET's," *IEEE*

- Trans. Electron Devices*, vol. 36, no. 2, pp. 269–280, 1989.
- [5] K. L. Tan, H. -K. Chung, and C. H. Chen, “Improvement in Threshold-Voltage Uniformity in Submicrometer GaAs MESFET’s Using an Implanted p Layer,” *IEEE Electron Device Lett.*, vol. 8, no. 9, pp. 440–442, 1987.
- [6] H. L. Grubin, “Large Signal Numerical Simulation of Field Effect Transistors,” presented at the *Sixth Biennial Conf. on Active Microwave Semiconductor Devices and Circuits*, Cornell Univ., pp. 16–19, 1977.
- [7] T. Wada, and J. Frey, “Physical Basis of Short-Channel MESFET Operation,” *IEEE J. Solid-State Circuits*, vol. 14, no. 2, pp. 398–411, 1979.
- [8] V. K. De, and J. D. Meindl, “Three-Region Analytical Models for MESFET’s in Low-Voltage Digital Circuits,” *IEEE J. Solid-State Circuits*, vol. 26, no. 6, pp. 850–858, 1991.
- [9] C. -S. Chang, D. -Y. S. Day, and S. Chan, “An Analytical Two-Dimensional Simulation for the GaAs MESFET Drain-Induced Barrier Lowering: A Short-Channel Effect,” *IEEE Trans. Electron Devices*, vol. 37, no. 5, pp. 1182–1186, 1990.
- [10] C. S. Chang, and H. R. Fetterman, “Electron Drift Velocity versus Electric Field in GaAs,” *Solid-State Electron.*, vol. 29, no. 12, pp. 1295–1296, 1986.
- [11] A. B. Grebene, and S. K. Ghandhi, “General Theory for Pinched Operation of the Junction-Gate FET,” *Solid-State Electron.*, vol. 12, no. 7, pp. 573–589, 1969.
- [12] W. R. Curtice, and M. Ettenberg, “A Nonlinear GaAs FET Model for Use in the Design of Output Circuit for Power Amplifiers,” *IEEE Trans. Microwave Theory Tech.*, vol. 33, no. 12, pp. 1383–1394, 1985.
- [13] H. Statz, P. Newman, I. W. Smith, R. A. Pucel, and H. A. Haus, “GaAs FET Device and Circuit Simulation in SPICE,” *IEEE Trans. Electron Devices*, vol. 34, no. 2, pp. 160–169, 1987.
- [14] A. J. McCamant, G. D. McCormack, and D. H. Smith, “An Improved GaAs MESFET Model for SPICE,” *IEEE Trans. Microwave Theory Tech.*, vol. 38, no. 6, pp. 822–824, 1990.
- [15] J. Conger, M. S. Shur, and A. Peczalski, “Power Law GaAs MESFET Model,” *IEEE Trans. Electron Devices*, vol. 39, no. 9, pp. 2415–2417, 1992.
- [16] 오영해, 지순구, 서정하, “압전 및 자발 분극을 고려한 단채널 AlGaN/GaN HEMT의 전류-전압 특성에 관한 해석적 모델,” *대한전자공학회 논문지*, vol. 42, no. 12, pp. 103–112, 2005.
- [17] 오영해, 서정하, “2차원 Poisson방정식 풀이에 의한 단 채널 InAlAs/InGaAs HEMT의 전류-전압 특성 도출에 관한 해석적 모델,” *대한전자공학회 논문지*, vol. 44, no. 5, pp. 21–28, 2007.
- [18] R. A. Pucel, H. A. Haus, and H. Statz, “Signal and Noise Properties of GaAs Microwave Field-Effect Transistor,” *Adv. in Electronics and Electron Phys.*, vol. 38, pp. 195–263, 1975.

저 자 소 개



오 영 해(학생회원)
 2007년 홍익대학교 전자정보통신
 공학과 졸업(공학석사).
 2008년 현재 홍익대학교 전자정보
 통신공학과 박사과정.
 <주관심분야: 반도체 소자 설계,
 PRAM>



장 은 성(학생회원)
 2007년 홍익대학교 전자전기
 공학부 졸업(공학사).
 2008년 현재 홍익대학교 전자정보
 통신공학과 석사과정.
 <주관심분야: 반도체 소자 설계,
 IGBT>



양 진 석(학생회원)
 2007년 홍익대학교 전자전기
 공학부 졸업(공학사).
 2008년 현재 홍익대학교 전자정보
 통신공학과 석사과정.
 <주관심분야: Device 분석,
 MOSFET>



최 수 흥(정회원)
 2005년 홍익대학교 전자정보통신
 공학과 졸업(공학석사).
 <주관심분야: 반도체 소자 설계,
 OLED>



갈 진 하(학생회원)
 2008년 홍익대학교 전자정보통신
 공학과 졸업(공학석사).
 <주관심분야: SOI, 차세대
 Display>



한 원 진(학생회원)
 2007년 경희대학교 전자정보학부
 졸업(공학사).
 2008년 현재 홍익대학교 전자정보
 통신공학과 석사과정.
 <주관심분야: 반도체, 시스템 회
 로 설계>



홍 순 석(정회원)
 1993년 홍익대학교 대학원
 전자공학과 졸업
 (공학박사).
 2008년 현재 홍익대학교 전자전기
 공학과 전자공학전공
 교수
 <주관심분야: 반도체 소자 및 회로 분석>