

논문 2008-45SD-11-15

## 발진기의 성능평가를 위한 지그 회로의 개발

( A Development of Jig Circuit for Performance Evaluation of an Oscillator )

인 치 호\*, 윤 달 환\*\*

( Chi-Ho Lin and Dal-Hwan Yoon )

### 요 약

최근 발진수정자에 칩패키지를 결선한 SMD형의 적층세라믹 발진기를 많이 사용한다. 이러한 발진기들은 그 길이 및 패키지 내부의 패턴 등에 의하여 부유인더턴스 및 기생 커패시턴스가 발생하고, 전원의 반사 및 잡음 발생으로 출력신호의 진폭감소 및 신호 손실이 발생하여 발진기 성능을 정상적으로 평가할 수 없다. 본 논문에서는 발진기와 계측기의 부정합임피던스로부터 발생한 신호 손실 및 진폭감소를 방지하기 위해 지그 회로를 개발한다. 이를 통하여 발진기의 정확한 스펙트럼 분석 및 성능을 평가함으로써 발진기의 성능향상을 기한다.

### Abstract

We have used diversely the multilayer ceramic oscillator of the SMD(Surface Mounted Device) package technology that connects the crystal with the chip package. Such an oscillator occurs a stray inductance and a parasitic capacitance by the length and inner pattern. And it has been happened an amplitude attenuation and signal loss due to the reflection of power source and noise component. So we don't evaluate the precise performance of the oscillator for these factors. In this paper, we have developed the Jig system to evaluate the performance of the oscillator. Through this system, we will expect an advanced performance of the oscillator and redesign an oscillator of the low jitter characteristics and low phase noise.

**keyword :** Jig system, Oscillator, Spectrum, Performance evaluation, Frequency

### I. 서 론

정보통신 시스템의 소형화, 경량화 및 저전력화에 따라 안정적인 품질의 시스템을 위해 고주파수대의 소형 발진기를 사용하고 있다<sup>[1]</sup>. 이러한 발진기에 사용되는 수정 진동자는 원하는 주파수에 맞추어 얇게 가공한 후 전압을 인가하기 위한 전극을 구축하고, 외부 회로와 연결하기 위해 외부 패키지(package)를 사용하거나 직접회로에 적용하고 있다<sup>[2~3]</sup>.

발진기에 사용되는 패키지 인터페이스로는 PECL

(Positive Emitter-Coupled Logic), LVDS (Low-Voltage Differential Signals) 및 CML(Current Mode Logic) 등이 있다. 이에 구형 HFF 수정(high fundamental frequency crystal)을 사용하는 PECL방식의 전압제어 수정발진기(VCXO)는 안정적인 고주파수를 발진시키며, 높은 주파수에 신호 처리를 위한 고부가가치 전자통신 제품에 응용되고 있다<sup>[4]</sup>. 특히 수정진동자는 ASIC 및 회로기술에 힘입어 수정 진동자의 3차 상음(overtone)을 이용하여 발진 주파수를 형성하고 있으나 점차 발전하는 IC 방식의 발진은 세계시장의 진화에 품질이 적응하지 못하는 실정이다. 따라서 안정한 성능의 발진기 설계를 위해 내부 전원의 반사 및 잡음 발생으로 인한 칩의 성능을 정상적으로 평가해야 한다<sup>[5]</sup>.

본 연구에서는 발진기의 내부 영향을 제거하고 안정

\* 평생회원, 세명대학교 컴퓨터학부

(School of Computer Science, Semyung University)

\*\* 정회원, 세명대학교 전자공학과

(Department of Electronic Engineering, Semyung University)


접수일자: 2008년11월5일, 수정완료일: 2008년11월14일

한 발진기 설계를 위해 지그(jig) 회로를 개발하고, 이를 통하여 발진기의 스펙트럼 분석, 성능 및 특성을 평가한다.

## II. 발진기와 지그 설계

수정에 교류전압을 인가하면 진동이 발생하고, 진동 형태는 수정이 절삭되는 방식에 따라 영향을 받는다<sup>[3]</sup>. 수정의 진동은 고조파와 비고조파 신호를 발생시키며, 주파수 또는 진동율은 절삭 크기 및 공진의 형태에 의해서 결정된다<sup>[6]</sup>. 수정진동자의 주파수는 진동자의 두께에 반비례하고 두께상수와 진동체비의 곱에 비례한다. 이때 수정진동자의 두께상수는  $AT-cut$ 일 경우 1670 kHz/mm이고  $BT-cut$ 일 경우 2560 kHz/mm 값을 갖는다.  $AT-cut$ 은 Z-Y로 면이 형성되어 있고 Y축을 길이 방향, Z축을 폭으로 형성하여 설계되어 진다. 이때 Y-축 변수를 고정으로 하고 주파수에 따라 Z-축의 변수를 조정하여 설계 되어진다<sup>[7]</sup>.

그림 1은  $2^{\circ}56'00'' \pm 30''$ 각도와 반경 0.8φ인 역메사 형 수정 발진자와 구동용 칩회로로 제작된 전압제어발진기(VCXO)를 나타낸다. 출력주파수 120 MHz 및 출



(a) 0.8φ 박막의 수정편




그림 1. 박막소자와 제어회로  
Fig. 1. Crystal device and control circuit.

력전류 60 mA의 정격을 갖고 있다<sup>[8]</sup>. 그림 1(b)의 출력 ④는 상보적인 형태로 출력단자의 전송선로 자연상수와 출력 임피던스에 대한 균형을 맞추어야 한다. 그렇지 않으면 두 출력 파형의 제로교차(zero cross)점이 달라지는 현상이 발생하여 측정할 때 파형의 대칭성 문제점이 발생할 수 있으므로 전송선로의 길이와 선폭을 동일하게 한다.

그림 1(a)의 발진기 수정편의 등가회로에서 직렬성분  $C_1$ ,  $L_1$  및  $R_1$ 과 병렬성분  $C_0$ 을 가정하여 구성할 수 있다. 이때 수정발진기 등가회로는 저항성분  $R_e(f)$ 와 리액턴스성분  $X_e(f)$ 이 직렬로 연결된 등가회로를 얻을 수 있으며, 이에 대한 수식을 구하면 다음과 같다<sup>[8]</sup>.

$$R_e(f) = \frac{R_1}{\left(\frac{R_1}{X_0}\right)^2 + \left(\frac{X_m}{X_0} - 1\right)^2} \quad (1)$$

$$X_e(f) = \frac{X_m \left(1 - \frac{X_m}{X_0} - \frac{R_1^2}{X_m X_0}\right)}{\left(\frac{R_1}{X_0}\right)^2 + \left(\frac{X_m}{X_0} - 1\right)^2} \quad (2)$$

여기서  $X_0 = \frac{1}{\omega C_0}$ ,  $X_m = \omega L_1 - \frac{1}{\omega C_1}$ 이다.

위 식(1)과 (2)를 이용해서  $R_1$ 을 고려함에 따라 임계 주파수를 구한다. 저항  $R_1$ 을 무시했을 경우, 수정 임피던스의 헤수부분이 0이 되는 주파수로 직렬공진주파수 ( $f_s$ )와 병렬공진주파수 ( $f_p$ )를 얻을 수 있다<sup>[9, 10]</sup>.

그림 1(b)처럼 PECL칩을 장착 후 딥접착 및 선결선을 완료한 제품은 그 길이 및 패키지 내부의 패턴 등에 의하여 기생 인덕턴스 및 커페시턴스가 발생한다. 이것은 칩 자체의 발진부 입력 임피던스에 영향을 준다.

따라서 수정편과 칩패키지를 결선하여 개발된 발진기는 동작시 전원의 반사와 잡음으로 인해 신호의 진폭감쇄 및 손실이 발생하고, 파형의 변형과 더불어 시




그림 2. 발진기 성능측정  
Fig. 2. Performance evaluation of oscillator.

정수의 변화를 가져온다. 따라서 이러한 신호의 감쇄와 위상변화를 방지하기 위하여 지그 시스템 개발이 필요하다.

발진기 성능 평가에 사용하는 지그 시스템의 기본 구조는 그림 2와 같다. 발진기의 고유 임피던스( $Z_o$ )와 계측기 입력임피던스( $Z_l$ )의 임피던스 부정합은 반사파를 발생하여 발진기의 신호 레벨에 손실이 생기고, 파형의 왜곡 및 파형시정수의 악화가 초래되어 발진기 잡음으로 작용한다<sup>[11]</sup>. 따라서 발진기 성능평가시 반사파 영향을 제거하기 위해 이를 보정하기 위한 전송선로 임피던스( $Z_s$ )와  $Z_o$ 가 정합관계를 갖는 시스템이 필요하다. 이 때  $Z_s$ 와  $Z_o$ 가 임피던스 정합관계를 나타내는 입력 반사계수( $\Gamma_{in}$ ) 관계가 성립하고, 전송선로 임피던스와  $Z_l$ 가 정합관계를 나타내는 출력 반사계수( $\Gamma_o$ )가 중요한 요소가 된다. 입력 반사계수( $\Gamma_{in}$ )와 출력 반사계수( $\Gamma_o$ )는 식(1)로 표현되며, 입출력 임피던스와 전송선로 임피던스는 동축케이블과 계측기의 입출력 임피던스와의 정합성 때문에  $50\Omega$ 으로 설정하여 사용한다<sup>[12]</sup>.

$$\Gamma_{in} = \frac{Z_s - Z_o}{Z_s + Z_o}, \quad \Gamma_o = \frac{Z_l - Z_o}{Z_l + Z_o} \quad (1)$$

그림 3은 측정용 지그 회로의 상세도를 나타낸다. PECL 2번 핀의 스위치 1(sw1)은 3.3 V전원을 연결하고 스위치 2(sw2)는 접지와 연결한다. 스위치 1으로 전원을 인가할 때, 출력은 Q와  $\bar{Q}$ 로 상호 보수동작의 출력을 갖는다. 이는 그림 1의 발진기 양쪽 출력단자의 전송선로 지연상수와 출력 임피던스에 대한 균형을 맞추어야 하기 때문이다. 그렇지 않으면 두 출력 파형의




그림 3. 지그 회로  
Fig. 3. Jig Circuit.

제로교차(zero cross)점이 달라지는 현상이 발생하여 측정할 때 파형의 대칭성 문제점을 일으킬 수 있다.

고조파의 전송손실을 줄이기 위한 또 다른 방법으로 PCB 기판자체가 저손실 특성을 갖는 재질을 사용하거나 전송선로 특성임피던스를 시스템에 맞게 최적화하는 것이다.

지그 보드는 전송선로 종단에 임피던스 개선용 정합감쇄기(matched attenuator)의 장착유무에 따라 분류하여 설계할 수 있다<sup>[11]</sup>.

전송선로 종단에 부착하는 정합감쇄기는 신호레벨을 조정하는 임피던스 정합용으로 사용하며, 접속시스템의 임피던스 변동에 의해 발생하는 반사파를 억압하여 진행파의 왜곡을 줄이는 회로구간 격리용으로도 쓰인다. 이러한 정합감쇄기 특성은 사용 주파수 대역에 걸친 평탄도와 정재파비(VSWR : voltage standing wave ratio) 및 전력크기 정도로 결정된다. VSWR의 감소효과에 대한 식(2)과 VSWR과 반사계수의 관계식(3)은 다음과 같다<sup>[8]</sup>.

$$\frac{1}{VSWR_{in}} = \tanh \left[ \frac{1}{8.686} + \tanh^{-1} \frac{1}{VSWR_{out}} \right] \quad (2)$$

$$\Gamma = \frac{VSWR - 1}{VSWR + 1} \quad (3)$$

정합감쇄기는 토플로지(topology)에 따라  $\pi$ 형, T형, 브리지-T형 및 L형 등이 있으나 주로 많이 사용되는 3 가지 유형을 설명한다. 먼저  $\pi$ 형 감쇄기 토플로지는 그림 4와 같다.

그림 4의 각 소자 값은 다음과 같다.

$$R_1 = \frac{1}{\frac{10^{L/10} + 1}{Z_{in}(10^{L/10} - 1)} - \frac{1}{R_3}} \quad (4)$$

$$R_2 = \frac{1}{\frac{10^{L/10} + 1}{Z_{out}(10^{L/10} - 1)} - \frac{1}{R_3}} \quad (5)$$




그림 4.  $\pi$ 형 토플로지  
Fig. 4. The  $\pi$  type topology.

$$R_3 = \frac{1}{2} (10^{L/10} - 1) \sqrt{\frac{Z_{in}}{10^{L/10}}} \quad (6)$$

여기서  $Z_{in}$ 은 요구하는 입력저항,  $Z_{out}$ 은 출력저항 및  $L$ 은 허용 전달손실(dB)이다. 따라서 감쇄기삽입에 의한 최소손실  $L_{min}$ 은 다음과 같이 쓸 수 있다.

$$L_{min} = 20 \log \left( \sqrt{\sqrt{\frac{Z_{in}}{Z_{out}}} + \sqrt{\frac{Z_{in}}{Z_{out}}} - 1} \right) \quad (7)$$

T형 감쇄기 토폴로지는 그림 5와 같다.

$$R_3 = \frac{2 \sqrt{Z_{in} Z_{out}} 10^{L/10}}{10^{L/10} - 1} \quad (8)$$

$$R_2 = \frac{10^{L/10} + 1}{10^{L/10} - 1} Z_{out} - R_3 \quad (9)$$

$$R_1 = \frac{10^{L/10} + 1}{10^{L/10} - 1} Z_{in} - R_3 \quad (10)$$

T형 감쇄기삽입에 의한 최소손실  $L_{min}$ 은 식(7)과 똑같다. 브리지-T형 토폴로지는 그림 6과 같다.

그림 6에서 저항  $R$ 는 동일한  $Z_o$ 값을 갖는다.

$$R_1 = Z_o (10^{L/20} - 1) \quad (11)$$




그림 5. T형 토폴로지

Fig. 5. The T-type topology.




그림 6. 브리지-T형 감쇄기 토폴로지

Fig. 6. The attenuator topology of bridge-T type.




그림 7. 지그 시스템

Fig. 7. Jig system.

$$R_4 = \frac{Z_o}{10^{L/20} - 1} \quad (12)$$

여기서  $L$ 은 요구하는 감쇄기손실(dB)이고,  $Z_o$ 은 선로임피던스를 나타낸다.

그림 7은 발진기의 출력스펙트럼의 안정한 신뢰성을 얻도록 설계된 지그 시스템이다.

### III. 실험결과

그림 1의 VCXO 출력측에 그림 7과 계측기를 연결함으로써 안정한 발진성능을 평가할 수 있다. 그림 8은 반경 0.8φ인 HFF 소자를  $3^{\circ}00'00'' \pm 1$ ,  $2^{\circ}58'30'' \pm 1'$  및  $2^{\circ}56'00'' \pm 30''$  등 다양한 각도를 실험한 결과이다.

온도에 따른 주파수 변화는  $10^{\circ}\text{C}$ 이하에서 지속적으로 감소하고,  $+40^{\circ}\text{C}$ 이상에서 지속적으로 증가하여 상온에서는 양호하나 극한온도에서는 불안한 특성을 갖는다. 에칭이 끝난 HFF 소자에서 주파수( $f$ )에 대한 발진 특성은  $178\text{ MHz}$ 에서 최대 형성 전압이 다른 모드의




그림 8. 온도에 대한 주파수특성

Fig. 8. The frequency characteristic to the temperature.




그림 9. 리액턴스 특성

Fig. 9. The reactance characteristics.




그림 10. 제어전압에 대한 가변용량의 특성 변화

Fig. 10. The characteristic variation of variable capacitance.




그림 11. 주파수에 대한 인더턴스 변화


Fig. 11. The inductance variation of the frequency.

전압에 비해 6dB 이상이 되고, 실제 규격 3dB 이상의 양호한 특성을 갖고 있으며, 기생 발진이 나타난다.

그림 9는 제어전압을 0~3.3 V까지 0.8 V 스텝으로 가변하면서 측정한 발진부 리액턴스를 나타낸다.

그림 10은 제어전압에 대한 가변용량 2.5~9.0 pF까지 특성변화를 보인다.

그림 11은 제어전압에 대한 가변용량이 수정축에 대



(a) 출력파형




그림 12. 발진기 출력파형과 스펙트럼

Fig. 12. Output waveform and spectrum.




그림 13. 위상잡음과 지터특성

Fig. 13. Phase noise and Jitter.

하여는 부하용량으로 보이므로 이때 주파수에 대한 인더턴스 변화를 나타낸다.

그림 12는 180 MHz에서 VCXO 출력파형을 나타낸다. 여기서 신호의 상승시간은 345 ps이고, 하강시간은 312 ps로서 비율이 설계규격 2 ns 이하의 특성을 얻는다. 또한 듀티사이클(duty cycle)은 49.99%이고 주파수 안정도면에서 우수한 특성을 얻는다.

그림 13은 VCXO의 위상잡음과 지터특성으로 주파수 구간에 따라 잡음의 존재를 확인할 수 있다.




그림 14. 온도대 주파수 편이 특성

Fig. 14. Frequency variation to temperature.

표 1. 측정결과

Table 1. Measurement results.

평가항목	목표수준	측정결과
주파수 범위	Max 180 MHz	180 MHz
공급전압	3.3 V	3.3 V
변동범위	75 PPM	78 PPM
동작온도	-40°C ~ 85°C	-40°C ~ 85°C
시작시간	10 ms	6 ms
Jitter	Max 3.5 ps	60 fs
상승/하강시간	2 ns	345 /312 ps
전류소모	80 mA	68 mA
위상잡음	-95 dBc/Hz	-101 dBc/Hz

그림 14는  $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$  범위에서 온도대 주파수 편이 특성을 나타낸다. 온도 곡선변화폭은 20 PPM 이내로 상온에서뿐만 아니라 낮은 온도와 높은 온도에서도 좋은 특성을 나타낸다.

신뢰성 시험은 환경변화에 대한 주파수의 변화를 관찰함으로서 제품의 결함 여부를 판단하고, 내구성에 대한 수명 시험은  $85^{\circ}\text{C}$  고온 챔버(Chamber)에서 30일 동안 노화에 대한 주파수 변화를 실험한다. 표 1은 목표 수준에 대한 실험 결과를 요약한 것이다.

#### IV. 결 론

PECL칩을 결선한 SMD형 VCXO를 개발하여 계측 기로 측정할 때 발진기와 계측기간의 임피던스 부정합으로 인해 반사전파가 발진기에 영향을 미친다. 이와 같이 반사파를 차단하고 발진기를 정확하게 분석하기 위한 지그 회로를 개발하였다.

지그 시스템은 발진기를 다양한 환경변수에 대해 변화를 관찰하게 함으로써 제품의 신뢰성 및 결함 여부를 판단하도록 한다.

개발된 제품은 3.3V를 사용하고 저전력하에서 120MHz-180MHz의 주파수를 발진하며, Q인자는 5 K이상, 3.5 ps의 낮은 jitter(Jitter)와 위상잡음 특성을 나타낸다. 이때 180 MHz에서 제어전압을 0~3.3V로 가변할 경우 부성저항은  $-96 \Omega \sim -466 \Omega$  까지 변하고, 가변용량은 2.5~9.0 pF까지 변화는 특성을 관찰하였다.

또한 출력파형의 상승시간과 하강시간을 관찰하여 설계규격 대비 정확한 특성을 분석하고,  $-40^{\circ}\text{C} \sim 85^{\circ}\text{C}$  범위 온도 특성 분석에서는 변화폭이 20ppm 이내를 얻었다. 또한 듀티사이클은 49.99%이고 주파수 안정도를 관별함으로서 정확한 분석결과를 얻었다.

#### 참 고 문 헌

- [1] [www.conexant.com](http://www.conexant.com)
- [2] B. Leonard and K. Lear, "Saw-based ECL VCO provides Low-Jitter Performance for SONET Applications," Applied Microwave & Wireless, [www.sawtech.com](http://www.sawtech.com)
- [3] R. W. Rhea, *Oscillator Design and Computer Simulation*, Noble, 1995.
- [4] (주)K.Q.T, "Technical Information for Crystal Oscillator & VCXO," 2002.
- [5] NPC Nippon Precision Circuits Inc., 330 MHz PECL-output Oscillators ICs, CF5034 Series
- [6] U. L. Rohde, "Nonlinear Effects in Oscillators and Synthesizers," IEEE MTT-S, pp. 1-23, May 2001.
- [7] R. L. Filler, "The Effect of Vibration on Frequency Standards and Clocks," Proc. 35th Annu. Symp. Freq. Control, pp. 31-39, May 1981
- [8] 윤달환, "PECL을 이용한 소형세라믹 VCXO 설계," 한국통신학회 논문지, 제 30권, 제 2A호, pp.10 7~114, 2005. 2
- [9] Conexant System, Inc., Phase Noise Application Note, 2001.
- [10] [www.vectron.com](http://www.vectron.com)
- [11] D. R. Leeson, "A Simple Model of Feedback Oscillator Noise Spectrum," Proc. of the IEEE, pp. 329-330, April 1966.
- [12] W. Boyles, "The Oscillator as a Reflection Amplifier : an Intuitive Approach to Oscillator Design," Microwave Journal, pp. 83-98, June 1986.

---

저 자 소 개

---

인 치 호(평생회원)  
 대한전자공학회 논문지  
 제 42 권 SD편 제6호 참조  
 현재 세명대학교 컴퓨터학부 교수



윤 달 환(정회원)  
 1984년 한양대학교 전자공학과  
 학사 졸업.  
 1986년 한양대학교 전자공학과  
 석사 졸업.  
 1994년 한양대학교 전자공학과  
 박사 졸업.  
 1988년 7월 ~ 1993년 6월 육군사관학교  
 전자공학과 교수  
 2001년 1월 ~ 2003년 8월 세명대학교 산업기술  
 연구소장  
 2003년 9월 중소기업 기술혁신 “부총리겸  
 교육부장관상 수상” 번호 8309호  
 2007년 12월 충북 벤처기업인상 수상  
 1995년 3월 ~ 현재 세명대학교 전자공학과 부교수  
 <주관심분야 : 통신신호처리, 의용전자, 한방바이  
 오>