Journal of Welding and Joining

The Korean Welding and Joining Society (대한용접접합학회)
권호 표지
DOI QR코드

DOI QR Code

Ultra-Thinned Si Wafer Processing for Wafer Level 3D Packaging

웨이퍼 레벨 3D 패키징을 위한 초박막 Si 웨이퍼 공정기술

  • 최미경 (서울테크노파크) ;
  • 김은경 (서울산업대학교 나노아이티공학과)
  • Published : 2008.02.28
Download PDF
⟨ Previous Next ⟩

Abstract

본 보고에서는 3D 패키징에서 중요한 공정의 하나인 초박막 Si 웨이퍼 Thinning 공정에 대해 간략히 소개하였고, 표면처리에 대해 살펴보았다. 기계적, 특히 전기적 Damage를 줄이기 위한 최적화된 Thinning 공정과 신뢰성 분석 및 평가, 그리고 초박막 웨이퍼 핸들링 방법 등이 시스템적으로 개발되는 것이 중요하다. 칩 소형화 추세와 더불어 3D 패키징 기술이 중요시되는 산업 요구에 맞추어 향후 웨이퍼 Thinning 기술을 포함한 3D 기술의 핵심 공정기술들은 그 중요성이 증대할 것이고, 이에 대한 활발한 연구가 진행되리라 기대한다.

Keywords

References

  1. E Beyne: 3D System Integration Technologies, IEEE VLSI Technology, Systems, and Applications April (2006) 1-9
  2. 김대곤, 김종웅, 하상수, 정재필, 신영의, 문정훈, 정승부, 대한용접학회지 (2006) 172-178
  3. 홍성준, 김규석, 노만 조우, 정재필, 대한용접학회지 (2006) 137-141
  4. K Gurnett, T Adams: Ultra-thin semiconductor wafer applications and process, The Advanced Semiconductor Magazine 19(4) May (2006) 38-40
  5. L Wetz, J White, B Keser: Improvement in WL-CSP Reliability by Wafer Thinning, IEEE/ECTC (2003) 853-856
  6. S Pozder, J-Q Lu. L Y Kwon, S Zollner, J Yu, J McMahon, T S Cale, K Yu, R J Gutma: Back-End Compatibility of Bonding and Thinning Processes for a Wafer-Level 3D Interconnect Technology Platform: IEEE/ITC June (2004) 102-104
  7. F Beaudoin, P Perdu, R Desplats, S Rigo, D Lewis: Silicon thinning and polishing on Packaged Devices, Microelectronics Reliability 41 (2001) 1557-1561 https://doi.org/10.1016/S0026-2714(01)00177-9
  8. W J Liu, Z J Pei, X J .Xin: Finite element analysis for grinding and lapping of wire-sawn silicon wafers, Material Processing Technology 129 (2002) 2-9 https://doi.org/10.1016/S0924-0136(02)00565-4
  9. Z J Pei, A Strasbaugh: Fine grinding of silicon wafers, Internatonal Journal of Machine Tools & Manufacture 41 (2001) 659-672 https://doi.org/10.1016/S0890-6955(00)00101-2
  10. D New: Silicon Thinning and Stacked Packages, SEMI/IEEE IEMT (2002) 50-52
  11. A Klumpp, R Merkel, R Wieland and P Ramm: Chip-to-Wafer Stacking Technology for 3D System Integration IEEE/ECTC (2003) 10180-1083
  12. M Sunobara, T Fujii, M Hoshino, H Yonemura, M Tomisaka, K Takahashi: Development of wafer thinning and double-sided dumping techniques for the three-dimenssional stacked LSI IEEE/ECTC (2002) 238-245
  13. 안대균, 황징연, 이재석, 이용찬, 하상백, 이상직: 웨이퍼 연삭 가공 기술의 동향 및 가공 정밀도 향상에 관한 연구, 한국정밀공학회 (2002) 20-23
  14. 원종구, 이정택, 이은상: 균일 가압을 적용한 Wafer Polishing 가공 성능에 관한 연구, 한국공작기계학회 (2006) 511-516
  15. 이정택, 원종구, 이은상: 웨이퍼 폴리싱의 가공조건에 따른 표면 특성에 관한 연구, 한국공작기계학회 (2007) 95-100
  16. 원종구, 이정택, 이은상, 이상렬: 웨이퍼 Final polishing의 온도 변화에 따른 가공 특성에 대한 연구, 한국정밀공학회 (2007)
  17. 이상직, 정해도, 이은상, 최헌종: 실리콘 웨이퍼 연삭가공 특성평가에 관한 연구, 한국공작기계학회 (1999) 128-133
  18. 오한석, 이홍림: 반도체 실리콘의 웨이퍼링 및 정밀연삭 공정 후 잔류한 기계적 손상에 관한 연구, 한국정밀공학회 19(6) (2002)

Cited by

  1. Development of Cu CMP process for Cu-to-Cu wafer stacking vol.20, pp.4, 2013, https://doi.org/10.6117/kmeps.2013.20.4.081