DOI QR코드

DOI QR Code

A Design of Authentication/Security Processor IP for Wireless USB

무선 USB 인증/보안용 프로세서 IP 설계

  • 양현창 (금오공과대학교 전자공학부) ;
  • 신경욱 (금오공과대학교 전자공학부)
  • Published : 2008.11.30

Abstract

A small-area and high-speed authentication/security processor (WUSB_Sec) IP is designed, which performs the 4-way handshake protocol for authentication between host and device, and data encryption/decryption of wireless USB system. The PRF-256 and PRF-64 are implemented by CCM (Counter mode with CBC-MAC) operation, and the CCM is designed with two AES (Advanced Encryption Standard) encryption coles working concurrently for parallel processing of CBC mode and CTR mode operations. The AES core that is an essential block of the WUSB_Sec processor is designed by applying composite field arithmetic on AF$(((2^2)^2)^2)$. Also, S-Box sharing between SubByte block and key scheduler block reduces the gate count by 10%. The designed WUSB_Sec processor has 25,000 gates and the estimated throughput rate is about 480Mbps at 120MHz clock frequency.

무선 USB 시스템의 호스트-디바이스 간에 4-way handshake 상호 인증을 위한 PRF(Pseudo Random Function)-256, PRF-64 및 데이터 암/복호 기능을 수행하는 저면적 고속 인증/보안 프로세서 (WUSB_Sec) IP를 설계하였다. PRF-256과 PRF-64는 CCM(Counter mode with CBC-MAC) 연산을 기반으로 구현되며, CCM은 AES(Advanced Encryption Standard) 암호 코어 2개를 사용하여 CBC 모드와 CTR 모드가 병렬로 처리되도록 설계되었다. WUSB_Sec 프로세서의 핵심 블록인 AES 암호 코어는 합성체 GF$(((2^2)^2)^2)$ 연산 기반의 S-Box로 설계되었으며, SubByte 블록과 키 스케줄러가 S-Box를 공유하도록 설계하여 약 10%의 면적을 감소시켰다. 설계된 WUSB_Sec IP는 약 25,000 게이트로 구현되었으며, 120MHz에 서 동작하여 480Mbps의 성능을 갖는다.

Keywords

References

  1. 이현정, 김종원, 허재두, '무선 USB 표준 및 기술동향', 주간기술동향 1204호, 정보통신연구진흥원, 2005. 7
  2. Wireless Universal Serial Bus Specification Revision 1.0, May 12, 2005
  3. WiMedia Alliance, http://www.wimedia.org/
  4. UWB Forum, http://www.uwbforum.org/
  5. NIST Special Publication 800-38C, 'Reco- mmendation for Block Cipher Modes of Operation : The CCM Mode for Authen- tication and Confidentiality', May 2004
  6. 황석기, 김종환, 신경욱, 'IEEE 802.11i 무선 랜 보안을 위한 AES 기반 CCMP 코어 설계', 한국통신학회 논문지, 제31권 제6A호, pp. 640-647, 2004
  7. FIPS Publication 197, 'Advanced Encryption Standard (AES)', U.S. Doc/NIST
  8. 안하기, 신경욱, 'AES Rijndael 블록 암호 알고리듬의 효율적인 하드웨어 구현', 한국 정보보호학회 논문지, 제12권 2호, pp. 53- 64, 2002
  9. A. Satoh, S. Morioka, K. Takano, and S. Munetoh, 'A compact Rijndael hardware architecture with S-box optimization', Proc. ASIACRYPT 2001, pp. 239-254, Dec. 2001
  10. X. Zhang, K. K. Parhi, 'High-Speed VLSI Architectures for the AES Algorithm', IEEE Trans. Systems., VOL. 12, No. 9, Sep 2004