한국산학기술학회논문지 (Journal of the Korea Academia-Industrial cooperation Society)

  • 제9권6호
  • /
  • Pages.1614-1618
  • /
  • 2008
  • /
  • 1975-4701(pISSN)
  • /
  • 2288-4688(eISSN)
한국산학기술학회 (The Korea Academia-Industrial cooperation Society)
권호 표지
DOI QR코드

DOI QR Code

결함 제한적 수율변화 모델

Defect-Limited Yield Difference Model

  • Lee, Hoong-Joo (Department of Computer System Engineering at Sangmyung University)
  • 발행 : 2008.12.31
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문은 레이아웃 수정에 따른 수율차 계산을 위한 새로운 모델을 제안한다. 패턴 사이의 빈 공간의 크기를 늘리거나 줄이는 레이아웃 변경으로 인한 결함 평균치의 차를 구하기 위한 식이 단락 결함과 개방 결함에 대해 제시 되었다. 미세 패턴인 조그를 포함한 구부러진 연결선등을 가지는 복잡한 레이아웃 변경은 패턴을 작은 조각으로 쪼개고 패턴 사이의 공간과 패턴의 폭을 재정의 함으로써 새롭게 모델링 하였다. 이 모델은 레이아웃 변경에 의한 수율 변화와 결함 제한적 수율에 대한 비용함수 모니터링을 쉽게 할 수 있다는 장점을 갖는다.

This paper propose a novel yield difference model according to layout modification. The difference of average number of faults by layout modification to increase or decrease spaces between geometries is formulated for short faults and open faults. Complex modification including wire bending with jogs is also modeled by dividing patterns into segments and redefining spaces and widths. This model can help to monitor the yield change and to generate a cost function of defect-limited yield quickly.

키워드

참고문헌

  1. G. Allan, "Targeted Layout Modifications for Semiconductor Yield/Reliability Enhancement." IEEE Transactions on Semi. Manufacturing, vol. 17(4), NOV 2004, pp. 573-581. https://doi.org/10.1109/TSM.2004.835727
  2. V. K. R. Chiluvuri, I. Koren, "Layout-synthesis techniques for yield enhancement." 1985, IEEE Transactions on Semi. Manufacturing, vol. 8(2), MAY 1995, pp. 178-187. https://doi.org/10.1109/66.382281
  3. J. P. de Gyvez and C. Di, "IC Defect Sensitivity for Footprint-Type Spot Defects." Proc. IEEE Transactions on Computer-Aided Design , vol. 11(5), MAY 1992, pp. 138-158. https://doi.org/10.1109/43.127625
  4. W. A. Pleskacz, C. H. Ouyang, and W. Maly, "A DRC-Based Algorithm for Extraction of Critical Areas for Opens in Large VLSI Circuits." Proc. IEEE Transactions on Computer-Aided Design, vol. 18(2), FEB 1999, pp.151-162. https://doi.org/10.1109/43.743724
  5. Sean Fitzpatrick, Geoffrey O'Donoghue and Gary Cheek, "A Comparison of Critical Area Analysis Tools", IEEE ISEMI Advanced Semiconductor Manufacturing Conference, 1998, pp. 31-33. https://doi.org/10.1109/ASMC.1998.731381
  6. J. Pineda de Gyvez, J. Jess,, "Systematic Extraction of Critical Areas from I.C. Layouts", Defect and Fault Tolerance in VLSI Systems, Ed. C. Stapper, vol. 2, Plenum Press, New York, 1990, pp. 47-61.
  7. http://www.mentor.com
  8. http://www.icyield.com