

MHD 램프용 전자식 안정기의 보호 회로 설계

(Protection Circuit Design of Electronic Ballast for MHD Lamps)

이봉진* · 김기남 · 박종연

(Bong-Jin Lee · Ki-Nam Kim · Chong-Yun Park)

요약

본 논문에서는 전자식 안정기의 출력이 개방 또는 단락되었을 경우에 대한 보호 회로를 설계하였다. 전자식 안정기의 출력이 개방되었을 경우 일정한 주기의 고전압이 발생하여 스위치 소자에 전압 스트레스를 가하게 된다. 또한 출력이 단락되었을 경우 과전류가 흐르게 되어 안정기 발열 및 반도체 소자의 수명 감소 등 문제가 발생하게 된다. 이를 해결하고자 TTL 소자 및 수동 소자로 구성된 보호 회로를 제안하였으며 제안된 보호 회로는 저단가 구현 및 높은 신뢰성의 장점이 있다. 제안된 보호 회로를 실제 안정기에 연결하여 상황별 실험을 통하여 유용함을 증명하였다.

Abstract

In this paper describes the process of designing a protection circuit against an open or short electronic ballast. An open electronic ballast creates high voltages in a regular period, which applies voltage stress on switching devices. On the other hand, a shorted output generates excessive current, causing problems such as heat generation in the ballast and reduced lifespan of semiconductor devices. This study proposes a protection circuit consisting of TTL and passive devices to resolve the problems. The proposed protection circuit offers the benefits of low cost and high reliability. The proposed circuit was connected to an actual ballast to demonstrate its applicability.

Key Words : Protection Circuit, Metal Halide Lamp, Electronic Ballast

1. 서 론

HID(High Intensity Discharge) 램프 중 MHD(Metal Halide Discharge) 램프는 수은, 아르곤 가스

외에 스칸듐(Sc), 토륨(Th), 나트륨(Na) 등의 알카리 금속 원소를 할로겐 원소와 화합시킨 금속 할로겐이 봉입되어 있어 광효율 상승과 높은 연색성, 다양한 색온도, 긴 수명 등의 장점을 가지고 있다. MHD 램프를 점등시키기 위해서는 방전관 내의 절연 파괴를 위한 1~4[kV]의 고전압 발생과 음저항 특성에 따른 전류 제한을 위해 안정기가 필요하다. 기존에는 저단가, 간단한 설계로 인해 자기식 안정

* 주저자 : 강원대학교 전기전자 석사과정
Tel : 033-250-6292, Fax : 033-241-3775
E-mail : engineer@kangwon.ac.kr
접수일자 : 2008년 2월 1일
1차심사 : 2008년 2월 22일, 2차심사 : 2008년 4월 3일
심사완료 : 2008년 5월 2일

MHD 램프용 전자식 안정기의 보호 회로 설계

기를 사용하였으나 무게, 크기, 역률 및 효율 저하 등의 문제점이 따른다. 이러한 문제점을 개선한 전자식 안정기는 반도체 소자를 사용하여 고주파수로 램프를 구동함으로써 역률 및 효율 향상, 램프의 수명 연장 및 안정기의 무게와 사이즈 감소 등의 장점이 있다. 단점으로는 반도체 소자 사용에 따른 신뢰성 저하 및 방전관 형태에 따른 음향 공명(Acoustic Resonance) 발생 등이 있다[1-2].

MHD 램프용 전자식 안정기의 수명을 보장하기 위해서는 다음과 같은 비정상 동작 조건으로부터 회로를 보호하여야 한다[3].

- ① 방전 램프를 부착하지 않았을 때
 - ② 수명 말기이거나 노화로 방전 램프가 점등되지 않을 때
 - ③ 방전 램프의 점등은 되지만 글로 상태에서 아크 방전 상태로 추이되지 않을 때
 - ④ 점호 장치가 동작하지 않을 때
- 위의 비정상 동작 조건 외 안정기 출력의 단락으로 인한 과전류 발생이 있다.

비정상 동작 조건 ①~②일 경우 일정한 주기의 이그니션 펄스가 발생하며 이로 인해 FET, TR 등의 스위칭 소자에 전압 스트레스를 가하게 된다. 비정상 동작 조건 ③~④일 경우 램프 점등이 불가능한 상태에서 스위칭 동작이 이루어지기 때문에 전력 손실이 발생하게 된다. 또한 안정기의 출력이 단락되었을 경우 과전류로 인한 반도체 소자의 발열에 따른 수명 감소 등의 문제가 발생할 수 있다. 따라서 비정상 동작 조건이 발생할 경우 안정기의 동작을 차단해 주는 보호 회로가 요구된다[4-5]. 본 논문에서는 마이크로 컨트롤러(μ C)의 사용없이 TTL 소자 및 수동 소자로 보호 회로를 설계하여 저단가로 보호 회로를 구현할 수 있었다. 제안된 보호 회로를 400[W] MHD 램프용 전자식 안정기에 적용해 봄으로써 성능을 검증하였다.

2. 회로 해석

2.1 안정기 블록도

그림 1은 전자식 안정기의 블록도이다.




그림 1. 안정기 블록도

Fig. 1. Block Diagram of Electronic Ballast

안정기는 EMI 필터, 전파 정류 회로, 능동 역률 보상 회로, 하프 브리지(Half-Bridge : HB) 인버터 및 LCC 공진 탱크 그리고 점화기로 이루어져 있다. 능동 PFC IC는 MC33262, HB 인버터 Drive IC는 IRS2153D를 사용했으며 IC의 전원은 SMPS로부터 공급받는다. 점화기는 저항, 커패시터 그리고 어레스터(Arrester)로 구성되었으며 안정기의 출력 임피던스가 무한대일 경우 고전압을 발생시킨다. 그림 1의 능동 PFC 회로를 DC 소스원으로 등가하고 HB 인버터, LCC 공진 및 점화기 회로를 그림 2에 나타내었다.




그림 2. 전자식 안정기의 점화기 및 출력 회로

Fig. 2. Ignitor and Output Circuit of Electronic Ballast

S1은 어레스터이며 Littelfuse사의 SL1011B250를 사용하였다. 안정기의 출력이 개방 또는 단락에 따라 커패시터 C1에 충전되는 전압의 크기가 다르므로 V_{Cl} 전압을 검출하였다.

2.2 출력에 따른 등가 회로

그림 2에서 Sw1과 Sw2의 On/Off, 그리고 안정기 출력의 개방 또는 단락에 따라 Case 1~4으로 구분하였으며 등가 회로 및 수식으로 표현하였다. Case 1~4는 표 1과 같다.

표 1. Case 1~4 분류
Table 1. Classify of Case 1~4

	Sw1	Sw2	Output Condition
Case 1	On	Off	No Load
Case 2	Off	On	No Load
Case 3	On	Off	Short
Case 4	Off	On	Short

2.2.1 Case 1

Case 1의 등가 회로는 그림 3과 같다.




그림 3. Case 1의 등가 회로

Fig. 3. Equivalent Circuit of Case 1

그림 3에서 V_{PFCout} 은 DC 전압이므로 L_s 의 임피던스 $Z_{L_s} = j2\pi fL$ 는 $f=0$ 이므로 0이다. 또한 안정기 출력이 개방이기 때문에 R_{lamp} 는 무한대이며 C_p 또한 DC 전압에서는 무한대이다. 이러한 조건하에 그림 3은 그림 4와 같이 간략화할 수 있다.




그림 4. 그림 3 회로의 간략화

Fig. 4. Simplified of Fig. 3

C_1 양단에 걸리는 전압을 수식으로 표현하면 식 (1)과 같다.

$$V_{C1}(s) = \frac{\frac{1}{sC_1}}{\left(\left(R_1 // \frac{1}{sC_s} \right) + R_2 \right) + \frac{1}{sC_1}} \times V_{PFCout} \quad (1)$$

$$= \frac{1}{R_1 R_2 C_1 C_s s^2 + (R_1 C_s + R_2 C_1)s + 1} \times V_{PFCout} \quad (2)$$

식 (2)에서 $s=jw$ 로 대체 후 정리하면 식 (3)과 같다.

$$V_{C1}(jw) = \frac{1}{-R_1 R_2 C_1 C_s w^2 + j(R_1 C_s + R_2 C_1)w + 1} \times V_{PFCout} \quad (3)$$

식 (3)에서 주파수는 0이기 때문에 w 항은 모두 0이 되어 V_{C1} 은 V_{PFCout} 와 같다.

2.2.2 Case 2

Case 2의 등가 회로는 그림 5와 같다.




그림 5. Case 2의 등가 회로

Fig. 5. Equivalent Circuit of Case 2

R_2 , C_1 그리고 병렬 연결된 C_s 양단 전압은 V_{PFCout} 과 같으며 V_{C1} 은 식 (4)와 같다.

$$V_{C1}(s) = \frac{\frac{1}{sC_1}}{R_2 + \frac{1}{sC_1}} \times V_{PFCout} \quad (4)$$

$$= \frac{1}{1 + R_2 C_1 s} \times V_{PFCout} \quad (5)$$

식 (5)에서 $s=jw$ 로 대체한 후 정리하면 식 (6)과 같다.

$$V_{C1}(jw) = \frac{1}{1 + jR_2 C_1 w} \times V_{PFCout} \quad (6)$$

식 (6)에서 w 가 0이므로 V_{C1} 은 V_{PFCout} 과 같다. 따라서 안정기의 출력이 개방 상태일 때 C_1 에 걸리는 전압은 V_{PFCout} 과 같다.

2.2.3 Case 3, Case 4

Case 3와 Case 4의 등가 회로는 그림 6과 같다.

MHD 램프용 전자식 안정기의 보호 회로 설계




그림 6. Case 3(좌)/Case 4(우)의 등가 회로
Fig. 6. Equivalent Circuit of Case 3(L)/Case 4(R)

그림 6에서 확인할 수 있듯이 안정기의 출력이 단락일 때 C1에 걸리는 전압은 0[V]이다.

3. 보호 회로

MHD 램프의 점등 전 임피던스는 무한대이며 이 그니션 직후의 임피던스는 수 [Ω]정도로 낮아진다. 위와 같은 램프 특성상 램프가 점등되기 전에는 무부하로 보이며 이그니션 직후에는 단락 상태와 같다. 점등 후 약 3~5분이 경과하면 정상 상태에 도달한다[6]. 이러한 사항을 고려하여 보호 회로를 설계하였으며 제안된 보호 회로는 그림 7과 같다. 그림 7의 V1은 SMPS 출력을 등가한 것이다. Time Delay 1은 안정기 출력이 단락되었을 경우 1초 지연을 위한 회로이며 R3, R4, C2 그리고 U1C로 구성된다. 전원 인가 후 전파 정류 및 PFC 회로를 거쳐 DC link 전압이 발생하는데 걸리는 시간을 고려한 것이다. Time Delay 2는 안정기 출력이 개방 되었을 경우 10 초 지연을 위한 회로이며 R5, R6, C3 그리고 U1F,

U1E로 구성된다. 10초를 대기하는 이유는 램프의 수명 및 환경에 의해 점등 시간이 길어질 수 있기 때문이다. 각 상황별 진리표는 표 2와 같다.

표 2. 상황별 진리표

Table 2. Truth Table according to Output Condition

	①	②	③	④	⑤	⑥	⑦	⑧	⑨	⑩
단락 직후	L	L	L	L	H	H	L	L	L	L
단락 1초 후	L	L	L	H	L	L	H	L	L	H
단락 10초 후	L	L	L	H	L	L	H	H	L	H
개방 직후	H	H	H	L	H	H	L	L	L	L
개방 1초 후	H	H	H	H	L	H	L	L	L	L
개방 10초 후	H	H	H	H	L	H	L	H	H	H
점등 직후	H	H	H	L	H	H	L	L	L	L
점등 1초 후	H	H	H	H	L	H	L	L	L	L
점등 10초 후	L	L	H	H	L	H	L	H	L	L

표 2를 보면 안정기 출력 단락시 1초 경과 후, 개방시 10초 후 보호 회로의 출력이 High가되어 안정기의 동작을 차단한다. 램프 점등시 보호 회로의 출력은 항상 Low가되어 안정기의 동작에 영향을 주지 않는다.

4. 실험 결과

본 논문에서는 400[W] MHD 램프(OSRAM HQI-E 400/N)을 사용하였으며, 측정에 사용된 오실로스코프는 Lecroy사의 LC574A이다. 제안한 보호




그림 7. 제안한 보호 회로
Fig. 7. Proposed Protection Circuit

회로를 안정기에 연결한 후 비정상 동작에서 실험하였다.

4.1 검출 전압

그림 8 (a)~(c)는 그림 1 회로에서 V_Sen를 측정한 파형이다.




그림 8. (a) 출력 개방시 검출 전압(좌)
(b) 출력 단락시 검출 전압(중)
(c) 램프 연결시 검출 전압(우)

Fig. 8. (a) Sensing Voltage at Open Condition(L)
(b) Sensing Voltage at Short Condition(M)
(c) Sensing Voltage at Normal Condition(R)

그림 8 (a)는 안정기 출력을 개방시킨 상태에서 측정한 전압이다. 식 (1)~(6)과 같이 출력이 개방되어 있을 경우 점화기 커패시터에 걸리는 전압은 PFC 출력 전압인 400[V]이다. 그러나 점화기 커패시터에 약 280[V] 충전되는 순간 어레스터의 BreakOver 전압에 도달하게 되어 커패시터 양단 전압은 0[V]로 방전된다. 방전 후 R1, R2 그리고 C1의 시상수에 의해서 서서히 충전되는 사이클을 반복한다. 그림 3과 그림 5의 시상수는 식 (7)과 같다.

$$\tau = R_1 R_2 C_1 \quad (7)$$

식 (7)에서 1.2τ 가 경과하면 점화기 커패시터에 충전되는 전압은 DC 링크 전압 400[V]의 69.9[%]인 279.5[V]이므로 어레스터가 도통된다. 식 (7)에 1.2배를 해주면 528[ms]이며 어레스터의 도통 주기가 된다. 따라서 안정기 출력이 무부하 상태에서 10초의 대기 시간 동안 이그니션 펄스는 19회 정도 발생한다. 10초 대기 후 점등이 되지 않으면 램프의 파손

또는 무부하로 판단하여 회로를 차단한다. 그림 8 (b)는 안정기의 출력을 단락시킨 상태에서 측정한 전압이다. 실험 결과 센싱 전압은 0[V]로 측정되었다. 그림 8 (c)는 400[W] MHD 램프를 출력에 연결한 후 측정한 전압이다. 점등 전 램프의 임피던스는 무한대이므로 점화기 커패시터에 걸리는 전압은 PFC 출력 전압과 같다. 따라서 점화기 커패시터에 전압이 충전되다가 어레스터의 BreakOver 전압에 도달하게 되면 램프 양단에 1.4[kV] 이상의 고전압이 발생한다. 이그니션 전압으로 인해 램프의 방전이 시작되며 점화기 커패시터에 걸리는 전압은 0[V]가 된다.

4.2 상황별 안정기 출력

안정기 출력이 단락 또는 개방일 때 보호 회로의 출력은 High가 발생한다. 출력된 High 신호로 인해 HB 드라이브 IC인 IRS2153D를 Shut-down시킴으로써 램프로 공급되는 전력을 차단한다. 그림 9는 안정기 출력이 개방되었을 경우 램프 관전압과 보호 회로 출력 전압이다.




그림 9. 무부하 상태일 때 관전압(상)/출력 전압(하)

Fig. 9. Lamp Voltage(U)/Vout(D) at Open Condition

10초의 대기 시간 후 보호 회로 출력이 High가 발생함과 동시에 Drive IC가 Shut-down 되어 안정기의 출력이 차단됨을 확인하였다. 그림 10은 안정기 출력을 단락 시킨 상태에서 측정한 램프 관전류와 보호 회로 출력 전압이다.

1초의 대기 시간 후 보호 회로 출력이 High가 발생함과 동시에 안정기의 출력이 차단되었다. 그림 11은 안정기 출력에 400[W] MHD 램프를 연결한 후

MHD 램프용 전자식 안정기의 보호 회로 설계

측정한 램프의 관전류와 보호 회로의 출력 전압이다.




그림 10. 단락 상태일 때 관전류(상)/출력 전압(하)
Fig. 10. Lamp Current(U)/Vout(D) at Short Condition




그림 11. 정상 상태일 때 관전류(상)/출력 전압(하)
Fig. 11. Lamp Current(U)/Vout(D) at Normal Condition

실험 결과 보호 회로의 출력은 계속 Low가 되어 안정기의 구동에 영향을 주지 않음을 확인하였다.

5. 결 론

안정기의 출력이 단락 또는 개방되었을 경우 이를 보호하기 위한 회로를 설계하였다. 출력이 단락되었을 경우 회로 자체의 지연을 고려하여 1초 동안의 대기 시간을 설정하였다. 또한 출력이 개방되었을 경우 램프의 수명 및 사용 환경에 의해 바로 점등되지 않을 수 있으므로 약 10초의 이그니션 시간을 설정하였다. 각 상황에 따라 등가 회로 및 수식에 의해 동작 원리를 서술하였으며 실험을 통하여 이를 증명하였다. 본 논문에서 제안한 보호 회로를 하프 브리지 인버터 구조의 전자식 안정기에 적용한다면 안정기의 수명 감소 및 파손을 방지할 수 있을 것이라 사료된다.

References

- (1) Hua Li, Miaosen Shen, Yifeng Jiang, Zhaoming Qian, "A novel low-frequency electronic ballast for HD lamps", IEEE Trans., Industry Appl. Vol.41, pp. 1401-1408, Sept, 2005.
- (2) Costa, M.A.D; Alonso, J.M; Ribas,J; Garcia-Garcia, J; "Acoustic-Resonance Characterization of Low-Wattage Metal-Halide Lamps", IEEE Trans., Plasma Science, Vol.35, pp. 43-58, Feb., 2007.
- (3) KSC 8013, "A. C supplied electronic ballasts for discharge lamps", KSA, June, 2002.
- (4) Wang Wei, Yang Shiyuan, Liu Gang, Xu Dianguo, "The protection of the electronic ballasts for HD lamps", PEDS 2003, International Conf., Vol.2, pp.1164-1167, Nov., 2003.
- (5) Chen, S.-T., Lee, L.-L., Lee, H.-J., Lee, C.-R.; "The Design of High Performance Protection Functions for Electronic Ballasts", APEC 2007-22 Annual IEEE, pp. 263-267, Feb., 2007.
- (6) Tang. Sheng Y, Chen. Jia H, Lee. Ching R, Cheng. Hung L, "Starting Transient Characteristics of Metal Halide Lamps", Power Conversion Conf., PCC '07 2-5, pp. 711-716, April, 2007.

◇ 저자소개 ◇

이동진 (李奉振)

1981년 4월 19일생. 2007년 강원대학교 전기전자정보통신공학부 전기전자 전공 졸업. 2007년~현재 동대학원 전기전자공학과(석사과정).

김기남 (金基南)

1983년 7월 4일생. 2003년~현재 강원대학원 전기전자공학과(학사과정).

박종연 (朴鍾演)

1951년 2월 23일생. 1973년 고려대학교 전자공학과 졸업. 1980년 경북대 대학원 졸업(석사). 1984년 경북대 대학원 졸업(박사). 1973~1977년 KIST 연구원. 1977~1984년 울산공대 조교수, 부교수. 1984년~현재 강원대 전기전자 정보통신공학부 교수.