A Design of Correlator with the PBS Architecture in Binary CDMA System

Binary CDMA 시스템에서 PBS 구조를 가지는 코릴레이터 설계

Because output of multi-code CDMA system adapted high speed data transmission becoming multi-level system use linear amplifier in output stage and complex output signal. Therefore, Multi-Code CDMA system has shortcoming of high price, high complexity etc. Binary CDMA technology that allow fetters in existing CDMA technology to supplement this shortcoming proposed. In binary CDMA system When correlator process high speed data, bottle-neck phenomenon is happened on synchronization acquisition process, it is very important parameter. Because existent correlator must there be advantage that power consumption is small but flow addition of several stages to receive correlation's value, the processing speed has disadvantage because the operation amount is much. Therefore in this paper, proposed correlator has characteristic such as data is able to high speed processing, chip area is independent and power consumption is constant in structure in binary CDMA system.

고속 전송에 적합한 MC-CDMA시스템은 출력이 Multi-Level로 출력됨으로 인하여 출력신호의 복잡성과 출력단의 선형적인 증폭기 사용으로 인한 고가, 고복잡성 등의 단점을 가진다. 이러한 단점을 보완하고자 제안된 기술이 Binary CDMA 기술이다. Binary CDMA 시스템에서 가장 중요한 파라미터는 고속 데이터 연산 시 병목현상이 발생되는 코릴레이터이다. 기존의 코릴레이터는 전력소모가 작다는 장점이 있지만 코릴레이션의 값을 얻기 위해 여러 단의 가산을 거쳐야 하므로 연산량이 많아 처리 속도가 낮아지는 단점을 가지고 있다. 그러므로 본 논문에서는 Binary CDMA 시스템에서 고속의 데이터를 처리함과 동시에 데이터 량이 증가하더라도 칩 면적이 독립적이며 전력소모가 일정한 구조를 가지는 Binary CDMA 시스템 PBS 코릴레이터를 제안하였다.