

Long 전극갭을 가지는 AC PDP의 전기광학적특성에 미치는 돌기전극의 영향

論 文
57-8-18

Effect of Protrusion Electrode of the Electro-Optical Characteristics of AC PDP with Long Electrode Gap

許 禎 恩* · 玉 政 于** · 李 敦 揆*** · 李 海 準§ · 李 晷 駿§§ · 朴 正 后†
(Jeong-Eun Heo · Jung-Woo Ok · Don-Kyu Lee · Hae-June Lee · Ho-Jun Lee · Chung-Hoo Park)

Abstract - In the current PDP technology, one of the most important issues in AC PDP is improvement of luminance and luminous efficacy. To improve luminance and luminous efficacy, new cell structure of PDP containing long discharge path is necessary. However, it causes an increment of firing voltage. In order to decrease firing voltage of AC PDP having long discharge gap, the protrusion electrode is proposed. To drop the firing voltage, the protrusion electrode is inserted into the forward area of the main discharge gap. This paper presents measurements of detailed optical and electrical characteristics of AC PDP with protrusion electrodes. The experimental results show that the proposed structure with gap 80um has lower firing voltage to 27V than that of the conventional long gap structure. Moreover, the ICCD(Intensified Charge Coupled Device) images of the proposed structure show quick discharge generation by 0.07usec and longer continuation by 0.05usec than that of the conventional long gap structure. Therefore, the proposed protrusion electrodes have higher luminance by 12.5% than that of the conventional structure, as having no decrement of Luminous efficacy.

Key Words : PDP, Cell structure, Firing voltage, Long discharge gap, Luminous efficacy

1. 서 론

현재 AC PDP (Alternating Current Plasma Display Panel)는 LCD (Liquid Crystal Display)와 함께 30인치 이상의 대형 평판 디스플레이 시장의 대부분을 점유하고 있으며, 화질, 소비전력 및 가격면에서 상호 치열한 경쟁을 벌이고 있다[1-3]. 그러나 AC PDP는 다른 디스플레이 소자들에 비해 휘도 및 효율이 낮다는 문제점을 지니고 있으며, 현재 사용되는 ADS(Address Display Separation) 구동방식의 큰 문제점으로는 주사(Addressing)에 소요되는 시간이 표시방전(Display) 시간에 비해 길다는 점이다. 주사에 소요되는 시간이 길어질수록 표시방전 시간이 감소하게 되고 이는 휘도의 감소로 이어지게 된다[4'8]. AC PDP의 휘도 및 효율을 증가시키기 위한 방법으로는 방전 전극간에 long gap의 적용하는 방법과 높은 Xe 분압을 사용하는 방법이 일반적으로 알려져 있다. 두 가지 방법은 효율을 증가시킬 수 있지만 방전개시전압의 상승, 방전안정성 저하, addressing 시간의 증가, 오방전 등의 PDP 동작 조건이 기존의 PDP 보다

더 나빠지게 된다[9,10].

저가격화의 관점에서 현재 AC PDP의 제조비용중 2/3이 상을 차지하고 있는 구동회로 부분의 저가격화를 실현하기 위하여 많은 연구가 이루어지고 있으며, 이를 위해서는 방전 전압을 저하시킬 수 있는 전극구조의 재검토가 필요하다 [11,12]. 그 방안으로는 제 3의 전극을 도입하여 초기전자와 같은 Priming 입자를 더욱 공급하는 방법을 생각할 수 있으나 구조가 복잡해지고 제 3의 전극을 구동해야하는 회로부분을 첨가해야 한다는 문제점이 제기될 수 있다[13].

본 연구에서는 제 3의 전극을 도입하는 대신 휘도 및 효율을 증가시키기 위한 방법으로 돌기전극을 적용한 ITO 전극구조를 제안하여 4인치 패널로 제작하여 실험하였다. 전극간 간격이 좁은 기존의 AC PDP 전극구조보다 높은 휘도와 효율특성을 가지는 전극간 간격이 200um로 넓은 구조를 기준으로 하여 돌기전극을 가지는 전극구조의 전기광학적 특성을 비교하였다. 각 패널의 방전전압, 휘도, 소비전력, 효율, 방전늦음, ICCD(Intensified Charge Coupled Device) 이미지를 통한 방전특성에 대한 결과를 측정하고 분석하였다.

2. 실험 방법

사용화된 AC PDP의 구조의 개략도를 그림 1에 나타내었으며, 현재 상품화 되고 있는 XGA급(Extended Video Graphics Array Column) 방전 cell의 크기는 대략 616um × 240um × 120um (height)로 Red, Green, Blue형광체가 방전 cell 내에 순차 배치되어 Full Color화가 가능하게 되어있다. 본 연구에서 사용한 Test 패널은 XGA급 해상도를 가지는

* 正 會 員 : 釜山大 工大 電氣工學科 博士課程
** 正 會 員 : 釜山大 工大 電氣工學科 博士課程
*** 正 會 員 : 東義大 專任講師 · 工博
§ 正 會 員 : 釜山大 工大 電氣工學科 教授 · 理博
§§ 正 會 員 : 釜山大 工大 電氣工學科 教授 · 工博
† 교신저자, 正會員 : 釜山大 工大 電氣工學科 教授 · 工博
E-mail : parkch@pusan.ac.kr
接受日字 : 2008年 5月 9日
最終完了 : 2008年 7月 3日

4인치 패널로 제작되었고, 제작과정을 개략적으로 나타내면 그림 2와 같다. Test 패널은 상, 하판 두 장의 유리 기판으로 구성되어 있으며, 상판에는 ITO(Indium Tin Oxide)로 이루어진 방전 유지 전극이 있고, 그 위에 Printing 공정을 사용하여 bus전극과 유전층을 형성하였다. 유전층 위에는 방전시 이온 충격으로부터 유전체를 보호하기 위한 MgO 박막이 E-beam 증착 기법에 의해 약 5000Å 두께로 증착되어 있다. 하판은 방전을 제어하기 위한 Address 전극이 Printing 공정을 통해 형성되어 있으며, 전극을 보호하기 위한 유전층인 W/B이 Printing 방법을 이용하여 형성되어 있다. 그 위에는 인접 cell 과의 구분을 위해 격벽이 형성되어 있으며, 이 격벽사이에 표면 방전에서 발생하는 진공 자외선을 가시광으로 변화하는 R, G, B 삼원색 형광체가 도포되어 있다[14]. 하판유리에 5 ϕ 정도의 hole에 배기용 유리관을 부착하고, 이 유리관을 통해서 기판을 가열하면서 고온배기 후 Ne+Xe(8%), 400Torr 동작가스를 주입하고 Tip-off 한 후 Aging 과정을 거쳐 test 패널의 전기광학적 특성을 측정하였다.




그림 1 AC PDP의 개략도
Fig. 1 Schematic diagram of AC PDP






그림 2 PDP 공정과정의 개략도
Fig. 2 Flowchart of manufacturing process of PDP

그림 3은 직사각형 모양의 격벽 내부 (1개의 방전셀)의 test 패널 전극 모양으로, 전극간격이 200 μ m인 일반 ITO전극구조 (이하 기준구조로 호칭)와 본 연구에서 제안된 전극구조의 형상을 나타내고 있다. 제안된 구조에서 방전이 발생하는 방향으로 대칭형 돌기가 첨가된 것 외에 다른 모든 스펙은 동일하게 하였다. 주된 ITO전극간의 간격은 200 μ m로 일정하게 유지하면서 돌기사이의 간격 (a)와 돌기전극의 길이 (b)만을 변형하였다. 돌기간격 (a)를 100 μ m, 80 μ m, 60 μ m, 40 μ m로 변형함에 따라 돌기전극 길이 (b)는 각각 50 μ m, 60 μ m, 70 μ m, 80 μ m로 변화되고 이 각각의 제안된 구조에 따른 전기광학적 방전특성을 실험적으로 고찰하였다. 돌기의 폭 (c)는 40 μ m로 일정하게 유지하였다. 표 1은 실험실에서 제작된 4인치 test 패널의 스펙을 나타내고 있다. 본 연구에서는 제안된 구조의 test 패널을 각각 제작하여 실험하였으며, 기준 구조의 특성과 비교할 수 있도록 각 test 패널 내에 기준 구조를 같이 설계하여 한 패널 내에 같이 제작하였다. 그림 4는 실제 제작된 기준구조와 제안된 전극구조 중 전극간격 80 μ m구조와 40 μ m구조의 전극 사진을 나타내고 있다.



(a) 기준 전극 구조 (b) 제안된 돌기전극 구조
(a) Reference electrode structure
(b) Suggested protrusion electrode structure

그림 3 기준 전극구조 및 제안된 전극 구조
Fig. 3 Reference electrode structure and suggested electrode structure



(a) 기준 ITO전극구조, (b) gap 80 μ m 돌기전극구조, (c) gap 40 μ m 돌기전극구조
(a) Conventional ITO, (b) Suggested protrusion gap 80 μ m, (c) Suggested protrusion gap 40 μ m

그림 4 제작된 전극 구조 image
Fig. 4 Image of produced electrodes

그림 5는 제작된 test 패널의 전기 광학적 특성을 측정하기 위한 실험장치를 나타내고 있다. 실험장치는 크게 구동 signal (Time 9850)과 구동회로 부분, 그리고 오실로스코프로 구성되어 있다. 광파형 측정은 고감도 광측정기를 사용하였으며, 유효측정면적은 1.5Ømm, 최소 광측정 가능값은 0.8nW이다. 휘도측정에는 luminance colormeter (BM-7)를 사용하였으며, 소비전력은 전압과 전류를 Digital Oscilloscope를 사용하여 측정 및 계산 하였다. 발광효율은 측정된 값을 사용하여 다음의 식으로 계산하였다.

$$\text{발광효율}[\text{lm/W}] = \frac{\pi \times \text{휘도}(\text{cd/m}^2) \times \text{면적}(\text{m}^2)}{\text{소비전력}(W)} \quad \text{식(1)}$$

표 1 4인치 테스트 패널의 사양
Table 1 Specification of 4-inch test panel

Working gas: Ne + Xe(8%) 400Torr			
Front glass		Rear glass	
Width of electrode	70µm	Width of address electrode	100µm
Thickness of dielectric layer	30µm	Thickness of white back	20µm
Electrode gap	200µm	Height of barrier rib	130µm
Width of MgO layer	5000Å	Width of phosphor	5µm




그림 5 측정을 위한 구동회로의 계략도
Fig. 5 Schematic diagram of driving circuit for measurement




그림 6 ADS(Address-Display Separation) 구동파형
Fig. 6 Schematic diagram of the ADS(Address-Display Separation) pulses

그림 6은 본 방전특성을 측정하기 위하여 연구에서 사용된 ADS (Address-Display Separation) 구동파형을 나타내고 있다[15]. 방전특성은 한 개 cell 을 수차례 방전시키면서 광파형을 측정하였으며, 본 연구에서는 한 개 셀에 대한 각 구조의 광파형을 측정하여 방전특성 폭에 대한 검토를 통하여 Address 시간과 구조와의 상관관계를 고찰하였다.

3. 실험 결과 및 고찰

3.1 방전전압 특성

그림 7은 기준 구조와 전극간격 100µm, 80µm, 60µm, 40µm 구조의 방전전압특성을 나타내고 있다. 주어진 시료의 전극 간에 전압을 서서히 증가시켰을 경우 최초 한 cell이 ON되는 전압을 방전개시전압(Vfmin)이라 하며, 모든 cell이 ON된 후 전압을 서서히 감소시켰을 경우 최초 하나의 cell이 OFF 되는 전압을 방전유지전압(Vsmax)이라 한다. 그림 7에서 알 수 있듯이 기준구조의 방전개시전압에 비해 갭 사이의 돌기전극이 길어지면서 방전전압이 감소하였다. 방전전극 사이의 간격이 100µm에서 80µm까지 줄어들었을 때 방전개시전압은 21V감소하고 방전유지전압은 10V까지 감소하였다. 그러나 전극간 간격이 더욱 좁아져도 방전전압의 감소는 크게 일어나지 않았다. 하지만 제안된 각각의 구조는 기준구조보다 방전개시전압은 낮아져 구동 전압면에서 유리하다. 이는 최초 방전시 돌기 전극쪽에 전계집중현상으로 인하여 방전이 좀 더 빨리 일어나 방전개시전압이 감소하였기 때문이다. 돌기전극간 간격 100µm, 80µm, 60µm, 40µm 구조의 방전유지전압은 각각 6V, 10V, 9V, 12V 감소하여 방전개시전압의 감소폭 보다는 작았다. 이는 방전유지전압은 벽전하에 큰 영향을 받는데, 돌기 유무에 따른 벽전하 변화량은 크지 않기 때문이라 예상된다.




그림 7 정마진 특성
Fig. 7 The characteristics of static margin

3.2 휘도 특성

그림 8은 기준구조와 갭 100µm, 80µm, 60µm, 40µm 구조의 휘도특성을 나타내고 있다. 동작전압이 증가하면 휘도가 비례해서 증가하는 것을 알 수 있다. 측정은 luminance colormeter(BM-7)를 사용하였으며, 동작전압이 240V일 때를 기준으로 비교하였을 경우 기준구조의 휘도는 780 cd/m2

였다. 기준구조에 비해 갭 100 μm , 80 μm , 60 μm , 40 μm 구조의 휘도는 각각 9.51%, 12.5%, 13.2%, 13.8% 증가 하였다.





그림 8 휘도 특성


Fig. 8 The characteristics of luminance

그림 9는 기준구조와 갭 80 μm 구조의 IR image를 ICCD 고속카메라로 240V의 sustain 전압대에서 촬영한 것이다. 측정은 동일한 조건에서 촬영을 하였으며, 기준구조에 비해 gap 80 μm 구조가 0.07 μs 빠르게 방전이 발생하였고, 또한 방전이 지속되는 시간도 기준구조에 비해 gap 80 μm 구조가 0.05 μs 오래 지속이 되었다. 이러한 결과는 그림 8에서 제안된 구조들의 휘도 증가를 설명할 수 있다. 제안된 구조들은 돌기가 있으므로 돌기부분에 전계집중 현상이 발생하여 방전이 좀 더 일찍 일어나고, 돌기의 유무는 방전유지전압에 큰 영향을 주지 못하기 때문이라 예상된다. 즉, 돌기가 있을 경우가 좀 더 방전을 좀 더 빠르게 발생시키고 좀 더 오래 지속 시킬 수 있었다.



(a) 기준 ITO구조의 ICCD image

(a) ICCD image of conventional ITO structure



(b) 제안된 돌기구조의 ICCD image

(b) ICCD image of suggested protrusion structure

그림 9 ICCD 이미지

Fig. 9 ICCD image

3.3 소비전력 특성

그림 10은 기준구조와 전극간 간격 100 μm , 80 μm , 60 μm , 40 μm 구조의 소비전력 특성을 나타내고 있다. 기준 구조와 비교하여 전극간 간격 100 μm , 80 μm , 60 μm , 40 μm 구조는 동작전압 240V에서 각각 7%, 14.5%, 19.9%, 33.3% 증가하였다. 그리고 전압이 증가하면 소비전력이 비례하여 증가하고 있음을 알 수 있다. 즉, 돌기의 크기가 클수록 소비전력이 증가함을 알 수 있다. 소비전력이 증가하는 원인은 다음과 같이 고찰할 수가 있다. 일반적으로 용량 C는 $C = \epsilon S/d$ 로서 ϵ 은 전극간 매질의 유전율이며, d는 전극간 거리이고, S는 대칭 면적을 나타내고 있다. 돌기가 커질수록 면적 S가 증가하고, 거리 d는 감소하므로 용량 C 값이 크게 된다. 한편, AC PDP는 AC pulse 전압을 사용하는 용량성 부하로서, 각 방전 cell은 등가적으로 부유용량 C가 병렬로 결합된 것으로 가정할 수 있으므로, 소비전력 P는 한 pulse당 CV^2 이 된다. 때문에 돌기의 크기가 커질수록 소비전력이 다소 증가한다는 것을 예상할 수 있다.




그림 10 소비전력 특성

Fig. 10 The characteristics of Power

3.4 효율 특성

그림 11은 기준구조와 갭 100 μm , 80 μm , 60 μm , 40 μm 구조의 효율특성을 나타내고 있다. 동작전압이 증가하면 효율은 점차적으로 감소함을 알 수 있다.





그림 11 효율 특성
Fig. 11 The characteristics of luminous efficacy

동작전압 240V를 기준으로 비교하였을 경우 기준구조의 효율은 2.31 lm/W 였다. 전극간 간격 100 μm , 80 μm , 60 μm , 40 μm 구조는 기준구조에 비해 효율이 각각 2.94%, 2.16%, 7.36%, 22.5% 감소하였다. 전극간 간격 100 μm , 80 μm 구조는 기준구조와 비슷한 효율을 가지고 전극간 간격 60 μm , 40 μm 구조는 효율이 감소하였다. 이는 그림 8, 10에서 보듯이 휘도와 소비전력의 상관관계에서 알 수 있다. 전극간 간격 100 μm , 80 μm 구조는 소비전력은 다소 증가하였지만, 휘도 또한 증가를 하여 기준구조와 비슷한 효율을 가지게 되었다. 하지만 전극간 간격 60 μm , 40 μm 구조는 휘도 증가에 비해 소비전력이 크게 증가하여 효율이 기준구조에 비해 감소한 것이라고 예상할 수 있다.


3.5 Address 시간 특성

그림 12-a는 형성적 방전 늦음(Tf)을 나타냈고, 12-b는 통계적 방전 늦음(Ts)을 나타냈다. 여기서 형성적 방전 늦음이란 address전압을 인가하고 나서 방전이 일어나기까지 걸리는 시간을 말하며, 통계적 방전 늦음이란 동일 방전 셀에 대해 반복해서 방전을 행할 경우 일정하지 않은 방전의 시간 늦음으로 인한 방전전류 파형이 어떤 폭을 갖기 때문에 나타나는 현상을 측정할 값을 말한다. 앞에서 언급하였듯이 AC PDP의 구동에서 대략 70%의 시간이 Address 과정에 할당되며 약 30% 시간동안만 display 시간에 할당되므로 휘도가 낮아지는 단점이 있다. Address 과정에 많은 시간이 소요되는 이유는 각 Address line 에서 Address 방전 완료까지의 시간이 많이 걸리기 때문이다. 때문에 방전늦음의 폭이 적을수록 Address 시간이 줄어들 수 있다. 즉, Address 시간이 줄어들면 Display 구간의 시간이 늘어나게 되고, 이는 휘도의 향상으로 이어진다. 본 실험에서는 Reset 전압 230V, Sustain 전압 240V에서 구동하면서 어드레스 전압을 변화시켜가며 방전늦음을 측정하였다. 그림 12와 같이 기준구조와 돌기전극간 간격 100 μm , 80 μm , 60 μm , 40 μm 구조간 비교에서 제안된 구조들의 방전늦음 시간이 짧은

것을 알 수가 있다. 이는 다음과 같이 고찰할 수가 있다. Y, Z 전극과 X전극은 격벽 높이만큼 떨어져 서로 직교하며 Y, X 간의 Address 방전의 경우 Y, X 전극이 근접 교차하는 면적이 증가할수록 방전이 쉽게 이루어져 방전늦음 폭이 적게 된다고 알려져 있다. 즉, 돌기의 길이가 길어짐으로써 Y, X 전극간의 교차하는 면적은 증가하게 되고 Y전극과 X전극 사이의 방전이 좀 더 쉽게 일어나 방전늦음 폭이 개선되었다고 볼 수 있다.



(a) 각 전극구조의 형성 방전늦음 특성
(a) Formative time lag characteristics as electrode structure changes



(b) 각 전극구조의 통계적 방전늦음 특성
(b) Statistical time lag characteristics as electrode structure changes

그림 12 전극구조의 변화에 따른 방전늦음 특성
Fig. 12 Discharge delay characteristics as electrode structure changes

4. 결론

본 연구에서는 전극간 간격이 긴 Long gap 구조에서 AC PDP의 방전개시전압을 감소시킬 목적으로 Long gap의 기준 ITO전극 중앙부에 돌기전극을 추가하여 돌기전극의 길이를 변화시킨 Test 패널을 제작하여 전기광학적 특성을 실험적으로 고찰하였다. 돌기전극의 길이가 길어져서 전극간

의 갭이 작은 경우에는 돌기의 효과로 방전전압의 감소가 컸다. 특히, 돌기전극간 갭이 80 μm 이하 일때 20V이상의 방전개시전압의 감소효과가 있었다. 돌기전극이 있는 구조에서는 소비전력은 다소 증가하는 반면에 휘도가 약 10% 정도 증가하여 효율은 돌기전극이 없는 구조와 거의 동일한 특성을 보였다. 그러나 돌기전극 길이가 70 μm 이상이 되어, 돌기간의 갭이 60 μm 이하로 되면 소비전력이 증가하는 것에 비해 휘도 증가폭이 작아 효율이 감소하는 것을 볼 수 있었다. ADS 구동시 Address 방전특성은 돌기를 추가함으로써 서스테인 전극과 어드레스 전극간의 교차하는 면적이 증가하게 되고 방전이 좀 더 쉽게 일어나 방전늦음 폭이 줄어 address 방전 특성이 개선되었다. 또한 ICCD 고속카메라를 통한 IR image를 통한 분석에서, 돌기를 추가한 구조가 방전개시 시간이 좀 더 빠르고 오래 지속되는 것을 확인할 수 있었다. Long gap을 가지는 구조는 효율은 높지만 높은 방전 전압으로 인한 문제점이 있지만, 이러한 돌기전극을 도입하여 돌기전극의 길이를 적절히 조절하여 전극을 설계한다면 효율은 그대로 유지하면서 방전개시전압을 20V이상 감소시킬 수 있으며, 더불어 address 방전특성까지 개선시킬 수 있음을 확인할 수 있었다.

감사의 글

이 논문은 부산대학교 자유연구과제 학술연구비(2년)에 의하여 연구되었음.

참 고 문 헌

[1] L. F. Weber, Proceedings of the 23rd International Display Research Conference, 16-18 September 2003 (SID, San Jose, CA), pp. 119-124, 2003.
 [2] D. Hayashi, G. Heusler, G. Hagelaar, and G. Kroesen, J. Appl. Phys. 95, 1656, 2004.
 [3] G. Oversluizen, M. Klein, S. de Awart, S. van Heusden, and T. Dekker, J. Appl. Phys. 91,2403, 2002.
 [4] J.D. Schemerhorn, E. Anderson, D. Levison, and C. Hammon, J. S. Kim, "A controlled Lateral Volume Discharge for High Luminous Efficiency AC-PDP", SID'00, pp106-109, 2000.
 [5] W. J. Chung, B. J. Shin, T. J. Kim, H. S. Bae, J. H. Seo, and K. W. Whang, "Mechanism of High Luminous Efficiency Discharges With High Pressure and Xe-Content in AC PDP" IEEE Trans. Plasma Sci, vol. 31, no. 5, pp1038-1043, 2003.
 [6] G. Oversluizen, T. Dekker, M. F. Gillies, and S.T. Dezwart, "High Efficacy PDP ", SID'03 DIGEST, pp28~31, 2003.
 [7] J. Ouyang, T. Callegari, B. Caillier, and J.P. Boeuf, "Large-Gap AC Coplanar Plasma Display Panel Cell: Macro-Cell Experiments and 3-D Simulations" IEEE Trans. Plasma Sci, vol. 31, no. 3, , pp422-428, 2003

[8] J. H. Lee, B. J. Kim, S. M. Hong, K. C. Choi, "Discharge characteristics of the AC PDP with Coplanar long-gap Electrodes", SID'03, pp426-430, 2003.
 [9] J.S.Kim, J.H.Park, T.J Kim, K.W.Whang "Comparison of Electric Field and Priming Particle Effects on Address Discharge Time Lag and Addressing Characteristics of High-Xe Content AC PDP" , IEEE Trans. ED, Vol.31,No.5, 2003.
 [10] K.C. Choi, B.J. Kim, J.H. Lee, S.M. Hong, B.J. Shin "Improvement of the Efficiency and the Addressability by Using the Auxiliary Pulses in an AC PDP" IDRC'03, pp129-132, 2003.
 [11] T. Kishi et al, "A New Driving Technology for PDPs with Cost Effective Sustain Circuit" , SID01 Digest, pp1236-1239, 2001.
 [12] M. Ishii et al, "Driving of PDPs with 208 Sub-Fields Using a Grouped Address-While-Display Scheme" , SID01 Digest, pp1134 -1137, 2001.
 [13] K.C.I Choi et al, "A New AC Plasma Display Panel With Auxiliary Electrode for High Luminous Efficacy", IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL. 54, NO. 2, FEBRUARY, pp210-218, 2007.
 [14] J. P. Boeuf, J. Phys. D 36, R53 (2003)
 [15] T. Shinoda, Trans. Inst Electron, Inf. Commun. Eng. C C-3. 349 (1998)

저 자 소 개



허정은 (許禎恩)

1973년 6월 25일생. 1997년 부경대 공대 전기공학과 졸업. 2000년 2월 동 대학원 전자공학과 졸업(석사). 2000년 3월 ~ 현재 부산대 전기공학과 공학박사과정 재학중

Tel : 051-510-2746
 Fax : 051-510-1498
 E-mail : jeongeun@pusac.ac.kr



옥정우 (玉政于)

1976년 7월 15일생. 2004년 부산대 공대 전기공학과 졸업. 2006년 동 대학원 전기공학과 졸업(석사). 2006~2008년 현재 동 대학원 전기공학과 공학박사과정 재학중

Tel : 051-510-1544
 Fax : 051-510-1498
 E-mail : jwok@pusan.ac.kr



이 돈 규 (李敦揆)

1976년 10월 15일생. 2002년 부산대 공대 전기공학과 졸업. 2004년 동 대학원 전기공학과 졸업 (석사). 2007년 동 대학원 전기공학과 졸업 (박사). 현재 동의대 전임강사

Tel : 051-890-2544

Fax : 051-510-1498

E-mail : donkyu@deu.ac.kr



이 호 준 (李晔駿)

1966년 10월 14일생, 1989 서울대 공대 전기공학과 졸업 1991 동대학원 전기공학과 졸업(석사), 1996 서울대공대 대학원 전기공학부 졸업 (공학박), 현 부산대 공대 전자전기통신공학부 부교수

Tel : 051-510-2301

Fax : 051-513-0212

E-mail : hedo@pusan.ac.kr



이 해 준 (李海準)

1972년 2월 25일생, 1994년 서울대학교 원자핵공학과 졸업, 1996년 포항공대 물리학과 대학원 석사, 1998년 포항공대 물리학과 박사, 현재 부산대학교 공과대학 전기공학과 부교수

Tel : 051-510-3516

Fax : 051-513-0212

E-mail : haejune@pusan.ac.kr



박 정 후 (朴正后)

1945년 4월 8일생. 1968년 부산대 공대 전기공학과 졸업. 1974년 동 대학원 전기공학과 졸업(석사). 1980~1983년 일본 구주대학대학원 졸업 (공학박). 현재 부산대 공대 전기공학과 교수.

Tel : 051-510-2369

Fax : 051-513-0212

E-mail : parkch@pusan.ac.kr