DOI QR코드

DOI QR Code

The Design and implementation of parallel processing system using the $Nios^{(R)}$ II embedded processor

$Nios^{(R)}$ II 임베디드 프로세서를 사용한 병렬처리 시스템의 설계 및 구현

  • 이시현 (동서울대학 정보통신과)
  • Published : 2009.11.30

Abstract

In this thesis, we discuss the implementation of parallel processing system which is able to get a high degree of efficiency(size, cost, performance and flexibility) by using $Nios^{(R)}$ II(32bit RISC(Reduced Instruction Set Computer) processor) embedded processor in DE2-$70^{(R)}$ reference board. The designed Parallel processing system is master-slave, shared memory and MIMD(Mu1tiple Instruction-Multiple Data stream) architecture with 4-processor. For performance test of system, N-point FFT is used. The result is represented speed-up as follow; in the case of using 2-processor(core), speed-up is shown as average 1.8 times as 1-processor's. When 4-processor, the speed-up is shown as average 2.4 times as it's.

본 논문에서는 시스템의 변경이 많고 적은 비용으로 고성능 데이터 처리가 요구되는 응용분야에서 시스템의 유연성, 가격, 크기 및 성능을 개선하기 위한 목적으로 알테라(Altera)의 $Nios^{(R)}$ II 임베디드 프로세서(embedded processor) 4개를 사용하여 주종(master-slave)과 공유메모리(shared memory) 구조를 가지는 병렬처리 시스템을 설계하고 구현하였다. 설계한 병렬처리 시스템은 $Nios^{(R)}$ II 32bit RISC 프로세서. $SOPC^{(R)}$ Builder, $Quartus^{(R)}$ II, $ModelSim^{(R)}$으로 개발되었으며 설계한 병렬처리 시스템의 성능 평가는 $Terasic^{(R)}$사의 $DE2-70^{(R)}$ 레퍼런스 보드($Cyclone^{(R)}$ II(EP2C70F896C6N) FPGA)에서 검증하고 구현하였다. 설계한 병렬처리 시스템의 성능을 평가하기 위해서 1개, 2개, 4개의 프로세서로 512, 1,024, 2,048, 4,096, 8,192 N-point FFT(fast fourier transform) 연산을 수행하여 속도향상(Sp)과 시스템의 효율(Ep)을 평가하였다. 성능평가 결과 Sp는 1개의 프로세서를 사용한 경우에 비해서 2개의 프로세서를 사용한 경우 평균 1,8배, 4개의 프로세서를 사용한 경우에는 평균 2.4배의 속도향상을 보였다. 또한 Ep는 1개의 프로세서를 사용한 경우에는 1, 2개의 프로세서를 사용한 경우에는 평균 0.90, 4개의 프로세서를 사용한 경우에 평균 0.59를 보였다. 결과적으로 논문에서 구현된 병렬처리 시스템은 단일 프로세서를 사용하는 경우에 비해서 고성능 데이터 처리가 요구되는 분야에서 경제적인 시스템으로 구현할 수 있음을 보였다.

Keywords

References

  1. P.C. Patton, "Multiprocessor Architecture and Applications," IEEE Computer, June 1985.
  2. Vasilii Zakharov, "Parallelism and Array Processing," IEEE Computer, June 1985.
  3. D.D.Gajski, J.K Peir, "Essential Issue in Miltiprocessor System," IEEE Computer, June 1985.
  4. Vipin Kumar, Ananth Grama, Anshul Gupta, Georage Karypis. "Introduction to Parallel Computing Design and Analysis of algorithm." The Benjamin/Cummings Publishing Company, Inc., 1994.
  5. Angel L. Decegarna, "The Technology of Parallel Processing," Prentice-Hall, 1989.
  6. Stephen Taylor, "Parallel Logic Programming Techniques," Prentice-Hall, 1898.
  7. K. Mani Chandy. Jayadev Misra, "Parallel Program Design", Addison Wesley, 1988.
  8. 김종현, "병렬컴퓨터구조론." 생능출판사. 2004.
  9. Lynn Fuerst. "Introductory Digital Signal Processing with Computer Applications(2nd Edition)," WILEY, 2008.
  10. Paul A. Lynn & Wolfgang Fuerst, "Introduction Digital Signal Processing," WILEY, 2008.
  11. Altera Corp, $Nios^{{\circledR}}$ II User Manual. www.altera.com