DOI QR코드

DOI QR Code

경계면스캔에서의 연속캡쳐 시험구조 개발

Development of Continuous Capture Test Architecture in the Boundary Scan

  • 장영식 (계명문화대학 컴퓨터학부) ;
  • 이창희 (계명문화대학 컴퓨터학부)
  • 발행 : 2009.04.30

초록

경계면스캔 구조는 시험대상회로의 입력측 스캔경로에 직렬입력을 통하여 시험패턴을 입력하고, 병렬로 대상회로에 인가한 후, 응답값을 출력측 스캔경로를 통하여 TDO로 직렬로 출력하는 시험구조로서, 대상회로의 동작속도에 맞추어 인가되는 연속적인 시험패턴에 대한 대상회로의 동적인 변화되는 출력을 관찰하는 것이 불가능하다. 본 논문에서는 대상회로의 동작속도 환경하에서 연속적인 시험패턴을 입력하여 시험대상회로의 연속적인 동적인 출력값들을 지속적으로 TDO로 출력함으로써 대상회로에 대한 성능시험에 사용할 수 있는 패턴생성기와 CBSR(Continuous capture Boundary Scan Register)를 이용한 시험구조와 시험절차를 개발하였다. 본 논문에서 사용된 CBSR은 연속캡쳐 설정과 쉬프트경로 설정을 위해 개발되었으며, 표준의 경계면 스캔 레지스터의 기능을 정상적으로 수행하도록 설계되었다. Altera의 Max+Plus 10.0를 사용하여 패턴생성기와 CBSR을 이용한 시험구조를 설계하고, 스캔구조를 적용 설계하고, CCAP명령어를 사용한 시험절차를 시뮬레이션을 통해 제안된 시험구조의 동작의 정확성을 확인하였다.

In boundary scan architecture, test stimuli are shifted in one at a time and applied to the on-chip system logic. The test results are captured into the BSR and are examined by subsequent shifting. In this paper, we developed a continuous capture test architecture and test procedure using TPG based on boundary scan is used to performance test. In this architecture, test patterns of TPG are applied to CUT with system clock rate, and response of CUT is continuously captured by CBSR(Continuous Capture Boundary Scan Register) at the same rate and the captured results is shifted to TDO at the same rate. The suggested a continuous capture test architecture and test procedure is simulated by Altera Max+Plus 10.0. The simulation results shows the accurate operation and effectiveness of the proposed test architecture and procedure.

키워드

참고문헌

  1. M.Abramovici, M.A.Breuer, and A.D. Friedman, Digital System Testing and Testable Design, Compuer Science Press, 1990
  2. IEEE Std. 1149.1-1990, IEEE Standard Test Access Port and Boundary Scan Architecture, 1990
  3. C. M. Maunder and R. E. Tulloss, 'The Test Access Port and Boundary Scan Architecture,' IEEE Computer Society, 1990
  4. C. M. Maunder and R. E. Tulloss, 'An Introduction to Boundary Scan Standard ANSI/IEEE std1149.1,' Journal of Electronic Testing, Vol.2, No.1, pp.27-42, 1990 https://doi.org/10.1007/BF00134942
  5. C. J. Lin and S. M. Reddy, 'On Delay Fault Testing in Logic Circuits,' IEEE Transaction on CAD, pp.694-703, September, 1987
  6. 姜秉旭, 安光善 '경계면-스캔 기저 구조를 위한 지연 시험', 대한전자공학회 논문집, 31권 A편 6호, pp.199-208, 1994
  7. 김태형, 박성주 '지연고장 점검을 위한 효율적인 IEEE 1149.1 바운다리스캔 설계', 전자공학회논문지 38권 SD편 제10호, pp.58-64, 2000
  8. L. Whetsel, 'Improved Boundary Scan Design,' IEEE International Test Conference, pp.851-860, 1995 https://doi.org/10.1109/TEST.1995.529917
  9. R. G. Bennetts, 'Design of Testable Logic Circuits,' Addison- Wesley Pub., 1983
  10. B. R. Wilkins, 'Testing Digital Circuit,' Van Nostrand Reinhold Co, 1986
  11. S.Roy, G.Guner, and C.Kwang-Ting, 'Efficient Test Mode Selection and Insertion for RTL-BIST.' in Proc. International Test Conf., pp.263-272, 2000
  12. 박재홍, 장훈, 송오영 'IEEE 1149.1을 이용한 내장된 자체 테스트 기법의 구현', 한국통신학회논문집, 25권 12호, pp.1912-1923, 2000

피인용 문헌

  1. Design of Run-time signal test architecture in IEEE 1149.1 vol.15, pp.1, 2010, https://doi.org/10.9708/jksci.2010.15.1.013