

◆ 특집 ◆ 나노 패터닝 기술

## 고효율 광학 소자를 위한 전자빔 및 나노임프린트 기술

### Electron Beam Lithography and Nano Imprint Lithography for High-Efficiency Optical Devices

조상욱<sup>1</sup>, 오승훈<sup>1</sup>, 김창석<sup>1</sup>, 정명영<sup>1,✉</sup>  
Sang UK Cho<sup>1</sup>, Seung Hun Oh<sup>1</sup>, Chang-Seok Kim<sup>1</sup> and Myung Yung Jeong<sup>1,✉</sup>

<sup>1</sup> 부산대학교 나노과학기술대학(School of Nano Science and Technology, Pusan Univ.)  
✉ Corresponding author: myjeong@pusan.ac.kr, Tel: 055-350-5284

Key Words: Optical Devices (광학소자), Electron Beam Lithography (전자빔 리소그래피), Nano Imprint Lithography (나노 임프린트 리소그래피), Photonic Crystal Light Emitting Diode (광자결정 LED)

#### 1. 서론

반도체 제조 기술의 발전은 광통신 분야, 광 정보 저장 소자, LED 등과 같은 다양한 광학소자 기술 분야에 영향을 주게 되어, 반도체 제조 기술이 광학소자에 응용되게 되었다. 종래에는 광학소자를 구동하기 위한 미세 패턴들은 빛의 파장과 버금가거나 그 이상의 크기를 가지고 있기 때문에 고분해능 리소그래피 기술이 필요하지 않다고 생각되어 왔다.

그러나, 최근들어 정보량의 증가로 인해 소자의 소형화와 고집적화에 대한 요구가 증대되고 있어서, 이를 해결하기 위한 나노 스케일의 광자결정 기반의 광 집적회로 소자(PIC : Photonic Integrated Circuit), 초고밀도 광 정보 저장 소자등과 같은 고효율의 광학소자가 요구되고 있으며, 고효율의 광자결정 LED에 대한 연구가 활발히 진행되고 있다.<sup>1-3</sup>

이러한 고 집적화된 광학소자를 반도체 공정기반으로 공정을 통해 구현하기 위하여 극자외선(EUV : Extreme Ultraviolet)이나 F<sub>2</sub> 엑시머(Excimer) 레이저등과 같은 단파장의 광원을 이용한 리소그래피 등이 이루어지고 있으나, 이들은 빛의 파장에 의한 한계로 인해 나노미터 영역까지 연장해

가는 기술을 확보하기에 어려울 뿐만 아니라, 이를 구현하기 위한 부대 비용의 지수 함수적 증가가 예상된다. 따라서, 나노 구조 광학소자를 정밀하게 경제적으로 신뢰성을 갖고 생산할 수 있는 기술의 개발이 요구되고 있다. 이러한 나노 구조 광학소자의 대량 생산에 적합한 기술 중 하나가 바로 나노 임프린트 기술이다. 나노 임프린트 기술은 나노 스케일의 구조를 갖는 스탬프를 고분자 박막에 각인하여 나노 스케일의 구조를 전사하며, 제작된 스탬프를 반복하여 사용함으로써, 나노 구조물을 저비용으로 대량생산할 수 있어 최근에 BT, IT 및 NT 분야에서 많이 응용되고 있고, 특히 고분자 소재를 직접 응용할 수 있는 광학소자 분야에 적용이 최근 급증하고 있다.

나노 임프린트 기법에 의한 광자결정 기반의 광 집적회로 소자와 고밀도 광 정보 저장소자, 광자결정 LED와 같은 광학소자는 그 구조 및 치수에 따라 광 특성이 매우 민감하게 반응한다. 따라서 고도의 임프린트 성형 정밀도가 요구되어 이와 관련된 임프린트 성형 기술의 연구가 진행되고 있다. 또한, 임프린트를 통한 구조체의 형상은 금형의 정밀도와 직접적으로 연계되므로 임프린트용 금형 제작과 관련된 연구들이 활발히 진행되고 있다. 이러한 나노 구조의 광학소자의 임프린트용

금형은 주로 전자빔 리소그래피를 통해 구조체를 패터닝 후 에칭 및 전주도금 공정 등과 같은 후속 공정을 거쳐 제작이 되고 있다.<sup>4</sup>

따라서, 본 논문에서는 고효율 광자결정 도파로, 고밀도 광 정보 저장 소자 그리고 광자결정 LED의 금형 제작 기술 및 공정 기술에 대한 연구 내용에 대해 소개하고자 한다.

## 2. 전자빔을 이용한 고효율 나노 구조 광학소자 패터닝

### 2.1 광자결정 도파로 Stamp 제작 기술

광자 결정 도파로는 굴절률이 다른 두 유전체를 공간상에 주기적으로 배치할 때 생기는 광 밴드갭(Photonic Band Gap)을 이용하는 소자이다. 광 밴드 갭에 해당하는 에너지를 갖는 빛은 광 결정 내에 존재하지 못하므로, 이를 이용하여 광 도파로를 제작 할 수 있다. 광자결정 도파로는 기존의 내부 전반사를 이용한 광도파로에 비해 굽힘 손실이 거의 없어 전송 효율이 매우 높고, 강한 분산 제어가 가능해 최근에 많은 연구가 활발히 진행되고 있다.<sup>5</sup>

이러한 광자결정 도파로를 임프린트 기법을 통한 고분자 기반으로 제작하기 위해서는 초정밀 금형이 요구된다. 임프린트용 금형은 패턴의 경화 방식에 따라 석영 및 유리, PDMS 고무와 같은 UV 투과성 재질의 UV 임프린트용 금형과 열전도성이 좋고, 내구성이 우수한 실리콘 및 금속 재질의 Thermal 임프린트용 금형으로 나뉘어진다. 이러한 광자결정 구조체의 임프린트용 금형은 주로 Fig. 1에 제시된 바와 같이 전자빔 레지스트(ER:Electron Resist)층위에 설계된 나노 스케일의 광자결정 구

조체를 전자빔 리소그래피를 통해 패터닝하고 이후 식각 공정 및 lift off 공정 등의 후속공정을 통해 제작이 이루어지고 있다. 또한 PDMS와 같은 고분자 금형은 제작된 금형을 복제주조 방식을 통해 제작되고 있다.

광자결정 구조체를 가진 임프린트용 금형을 정밀 제작하기 위해서는 우선 전자빔 가공을 통해 ER 층에 광자결정 나노 구조물을 정밀하게 가공하는 것이 가장 중요하다. 전자빔에 의한 가공은 자체렌즈에 의해 집중된 나노 크기의 spot 전자빔을 조사하여 감광제를 구성하는 고분자를 결합 또는 절단하여 시료 면상에 원하는 패턴을 형성하는 기술이다. 따라서, 노광된 패턴의 크기 및 형상은 고분자 사슬의 절단에 필요한 집중된 에너지의 크기인 노광량에 의해 결정되며, 이는 식 (1)에 의해 정의된다.

$$Dose = \frac{I_{probe} \times T_{dwell}}{SSZ^2} \quad (1)$$

여기서,  $I_{probe}$ 는 전자빔의 전류,  $T_{dwell}$ 는 전자빔의 노출시간,  $SSZ$ 는 집중된 전자빔의 spot 간의 거리를 의미하고, 전자빔의 전류는 가속전압과 개구수의 크기에 의해 결정되며, spot 간의 거리에 의해 전자빔의 노출시간이 좌우된다.

이런 노광량의 크기에 따라 광자결정 구조물의 전자빔 가공시 원래 설계했던 것과는 다른 크기와 모양으로 가공이 되므로, 노광량을 결정하는 전자빔 파라미터에 대한 특성을 정확히 이해하고 실험적으로 최적의 노광량을 도출하는 것이 광자결정 구조물의 금형을 제작하기 위한 필수 조건이다.

Fig. 2는 가속전압에 의한 광자결정 패턴의 구조변화를 나타내었다. 같은 노광량일 때, 낮은 가속전압을 인가하여 노광시 높은 가속전압에서의 노광보다 현상된 원형 패턴의 직경이 더 크게 현상되었다. 이는 낮은 가속전압의 인가시 빔전류의 감소로 인해 한 spot에 머무르는 시간이 상대적으로 길어지게 되어 전자빔의 산란이 더 많이 발생하였기 때문이다. 또한, 낮은 가속전압을 통한 노광의 경우는 전자빔 레지스터의 contrast 차이로 인해 상부면이 더 넓은 선포를 갖게 되어 금속 증착을 통한 lift off 공정시 Fig. 3과 같이 금속 박막층이 ER의 strip 공정중에 찢겨져 나가는 문제점 및 금속 박막층의 tearing으로 인해 광자결정 패턴의 표면조도가 거칠어 지는 문제점이 발생한다. 따라




Fig. 1 Schematic fabrication process of the imprint master with photonic crystal structure

서, 수직형상의 원형 구조를 가지는 나노 스케일의 광자결정 패턴을 전 영역에 균일한 크기로 가공하기 위해서는 적절한 가속전압 및 노광량을 정하는 것이 바람직하다.

그러나, 광자결정 구조물은 밀집한 구멍구조로 이루어지므로 너무 높은 가속전압 인가시 노광량을 크게 하게 되면 Fig. 3(b)와 같이 가운데 부분은 전체적으로 구멍의 크기가 크고, 바깥으로 갈수록 구멍의 크기가 작게 현상되는 proximity effect가 발생하기도 한다. 따라서, 디자인된 광자결정의 구조 및 치수에 적합한 노광량을 실험적으로 최적화 시켜야 한다.




Fig. 2 Characteristics of developed photonic crystal patterns according to the acceleration voltage





Fig. 3 The problems at the wrong acceleration voltage and dose


Fig. 4 는 본 연구팀에서 설계한 반경이 440nm, 피치가 610nm, 높이가 700nm 인 광자결정 패턴을 식각 공정 없이 최적의 노광량을 도출하여 전자빔 리소그래피를 통해 제작 후, 복제 주조 공정을 통해 제작된 UV 엠보싱용 PDMS 금형을 나타내었다.

Fig. 5 는 lift off 공정시 발생하는 표면조도 및 tearing 문제를 제어하기 위해 본 연구팀에서 제작한 PMGI 를 이용한 bi-layer 기법을 통한 광자결정



(a) original master pattern (b) PDMS master  
Fig. 4 Fabricated photonic crystal pattern and PDMS master for UV imprint using e-beam lithography

구조물의 제작에 관한 것이다. 기존의 bi-layer 에 의한 lift off 공정은 분자량의 차이에 의한 sensitivity 차이를 이용하였지만, 이는 지지층의 Undercut 을 제작하기 위해 요구되는 긴 현상 시간이 이미지층에도 영향을 미치게 되므로 고밀도의 구멍 구조들로 이루어진 광자결정 구조에의 접목은 쉽지 않은 문제점을 지니고 있다. 따라서, 본 연구팀에서는 PMMA 의 현상을 위해 사용되는 유기현상액에 영향을 받지 않는 PMGI 를 지지층으로 사용하여 전자빔 노광을 수행 후 Undercut 길이를 제어함으로 lift off 공정시 발생하는 tearing 문제를 해결하여 sidewall 이 개선된 광자결정 구조물을 제작할 수 있었다.




(a) Cr layer pattern (b) Si master  
Fig. 5 Fabricated photonic crystal pattern and Si master for Hot imprint using bi-layer lift off process

## 2.2 광 정보 저장 소자

광 정보 저장 매체는 최근 정보량의 급속한 증가로 패턴의 크기 및 배열 간격을 줄여 데이터의 저장 밀도를 증가시키는 방향으로 연구가 진행되고 있다. 기존의 반도체 기반의 노광기술은 패턴 크기가 100nm 급 이하로 작아지는 경우, 광 회절에 의한 한계로 인해 100nm 급 이하의 금형을 제작하는 것이 매우 어렵다. 따라서, 100nm 급 혹은 이하의 패턴 형성을 위해서는 전자빔 가공을 이용한 금형의 제작이 요구되고 있다. 이러한 금형은 전자빔 리소그래피를 통해 원형 패턴을 제작 후, ER 를 식각 마스크로 하여 실리콘 또는 석영 등을

식각하여 사용하거나, 원형 패턴에 금속 소재의 기저층의 증착 후 니켈 전해 도금을 통해 니켈 금형을 제작한다. 본 논문에서는 전자빔을 이용한 50nm 급의 원형 패턴 제작을 중심으로 소개하고자 한다.

우선, 50nm, 100nm, 150nm 및 200nm 이고, 너비가 100nm 인 단위 패턴들을 나선형으로 배열되도록 설계 프로그램을 작성하였다. 전자빔 노광은 양성 감광제 ER 인 PMMA 와 음성 감광제인 HSQ 를 사용하여 노광량 테스트를 통해 최적의 노광량을 도출하였다. 양성 감광제 ER 인 PMMA 의 경우는 가속전압 20kV, 개구수의 크기가 10 $\mu$ m 에서 380 $\mu$ C/cm 의 노광량을 가질 때 Fig. 6 과 같이 단위 패턴들의 구조물이 설계대비 5% 이내의 정밀도로 정확하게 구현할 수 있었다. 또한, 음성 감광제인 HSQ 의 경우는 가속전압 20kV, 개구수의 크기 30  $\mu$ m, spot 간의 거리가 3.2nm 에서 2700  $\mu$ C/cm 의 노광량에서 설계대비 3% 이내의 정밀도를 가지고 50nm 급의 나선형 원형 패턴을 제작할 수 있었다.



(a) PMMA resist

(b) HSQ resist

Fig. 6 Fabricated optical storage memory pattern using e-beam lithography

### 3. 임프린트를 이용한 고효율 나노 구조 광학 소자 패턴링 현황

#### 3.1 광자결정 성형기술

임프린트를 이용한 광자결정 성형은 크게 가열식 임프린트(Thermal Imprint)와 UV 임프린트(Ultra-Violet Imprint) 공정으로 구분될 수 있다. 가열식 임프린트 공정을 이용한 패턴 형성은 1995 년 프린스턴 대학의 Chou 교수가 최초로 제안한 기술로, 고온에서 물리적 접촉에 의해 광자결정 구조를 성형 한다. 또한 UV 임프린트는 1999 년 텍사스 오

스틴대학의 Willson 그룹에 의해 처음으로 제안된 기술로써 투명한 몰드와 기판을 접촉시킨후 자외선 경화를 통해 광자결정 구조를 성형하는 방법이다.

일반적인 광자결정 구조는 High-aspect ratio 의 구조를 갖으며, 광자결정의 구조적 특성을 향상시키기 위해서는 정밀한 성형이 요구 된다. 따라서 본 논문에서는 High-aspect ratio 를 얻기 위해 Thermal 임프린트 공정 및 RIE 식각 공정을 통한 광자결정 성형기술을 소개하고자 한다.

Thermal 임프린트는 Fig. 7 과 같이 열가소성 수지를 이용하여 접촉한 뒤에 압력을 가하여 패턴을 성형한다. 소성 변형이 생긴 뒤로 유리전이 온도 이하로 냉각한 다음 스탬프와 시료를 분리하여 RIE 식각 공정에 의해서 Reverse 광자결정 패턴을 얻을 수 있다.<sup>6</sup>




Fig. 7 Process scheme for the fabrication of stamp copies with reversed pattern

이러한 Reverse 패턴의 스탬프로 또다시 NIL 과정과 RIE 를 거치면 Pillar array 형태의 High-aspect ratio 스탬프를 얻을 수 있게된다. 그 과정을 Fig. 8 에 나타내었다.




Fig. 8 Process scheme for the fabrication of high aspect ratio stamp copies

High-aspect ratio 를 얻기 위해 Deep etching 을 하게 되면 Si etching 과정 중에 수직면의 패턴이 무너지는 결함을 야기 시킨다. 이러한 결함을 제어하기 위해서는 각각의 제작 공정에서 Etching 과정을 적절히 조절하여야 한다. 공정 조건은 Table 1 에 나타내었다.

Table 1 Process parameter

Process Step	Process Condition
Substrate	Si stamp<100>, Thickness460um, Cr 20nm
E-beam lithography exposure	PMMA 600kg/mol ethyl lactate (safer solvent), Thickness 60nm
E-beam lithography development	Continuous path control mode
Development	MIBK/IPA 1:3, 45sec
Cr Etching	RIE(BMP), Cl <sub>2</sub> /CO <sub>2</sub> gas, Standard value(max. power),Time 60sec
Si Etching	RIE(Oxford Plasmalab 100), O <sub>2</sub> :CHF <sub>3</sub> :SF <sub>6</sub> , 5:40:2, power 200W, P=20mtor, 40nm/min
Thermal Imprint resist	PMMA 25kg/mol ethyl lactate(safer solvent), Thickness 300nm (for moderate structure depth), 1000nm thick(for high structure depth)
Imprint	Temperature 200C, Time15min(for pillar on stamp) to 60min(for holes), demolding at about 70C, Pressure 50bar

Si etching 각 단계에서 각기 다른 혼합비의 etching gas 를 사용하였다. 이러한 과정을 통해서 High-aspect ratio 구조물을 800nm 이상의 깊이까지 얻을 수 있었다. Fig. 9 에서 최종적으로 얻은 Pillar array 구조의 스탬프로 High-aspect ratio 광자결정 도파로를 Thermal 엠보싱 공정에 의해서 생성하였다. 다중 성형 과정을 통해 만들어낸 High-aspect ratio 스탬프는 단 한 번의 성형을 통해 만들어낸 스탬프보다 공정이 복잡하지만 생성 시간을 단축시키고 패턴 형성 시에 구조물의 손상 위험도를 줄일 수 있다.<sup>7</sup> Fig. 10 은 제작된 광자결정의 SEM 이미지를 나타내었다.




Fig. 9 Process for fabrication of photonic crystal by hot embossing




Fig. 10 Positive Si master stamp and pattern for low index photonic crystal waveguide

3.2 고효율 LED 에서 나노임프린트 적용 현황

광자결정 발광소자(Photonic crystal LED)는 1999 년 UCLA 에서 처음 발표되어 현재 많은 연구 결과들이 발표되고 있다. 광자결정을 이용한 고효율 LED 는 2 차원 광자결정을 도입하여 수평방향으로 는 광밴드갭에 의해 빛이 도파되지 못하고 오직 수직방향으로만 빛이 방출되는 특성을 이용함으로써 광자결정의 설계에 따라 기존의 LED 에 비해 추출 효율 증가시킬 수 있다.<sup>8</sup> 기존 LED 의 추출 효율 저하는 구조적 특징 때문인데, GaN 의 높은 refractive index(n=2.46)으로 인해 critical angle( $\theta_c$ )보다 큰 입사각을 가진 빛은 외부로 방출되지 못한다. 따라서 광자결정 LED 에 대한 연구가 증가 하고 있으며, 최근 LED 의 광자결정 성형 기술에 임프린트 기법을 이용한 연구들이 진행중이다. LED 의 광자결정은 광밴드갭(Photonic Bandgap) 효과를 통해 반도체 내부에서 빛이 도파할 때 측면 진행의 빛을 차단하여 수직 방향의 추출을 이끄는 것이다. 현재 활발하게 개발 중인 GaN LED 소자를 예로 들 때, GaN LED 표면 상층부에 적용되는 광자결정은 2 차원 회절 격자의 역할을 수행하는 것으로 이해할 수 있다. 이러한 광자결정 LED 는 광결정의 주기와 모양, 깊이에 따라 그 영향이 다르게 된다. 따라서 최적의 설계 및 성형 기술이 광자결정 LED 제작에 가장 중요한 요소가 된다.<sup>8</sup>

임프린트 공정을 이용한 광자결정 LED 는 앞

에서 언급한 High-Aspect ratio 스템프를 이용하여, Fig. 11 과 같이 LED 상부 기판위에 코팅된 폴리머의 박막 층을 이용하는 것으로 마스터와 시료가 접촉한 뒤 Thermal 임프린트 또는 UV 임프린트 공정을 통하여 패턴을 성형한다. 소성 변형이 생긴 뒤로는 마스터와 시료를 분리하여 RIE 공정에 의해서 p-GaN 기판을 식각하고, p-GaN 층의 전류 퍼짐현상을 제어하기 위하여 투명 전극인 ITO 코팅을 한다. Fig. 12 는 LED 상부에 형성된 광자결정의 SEM 이미지를 나타내었다.

Fig. 13 은 2006 년에 발표된 논문으로 GaN-based LED 에 광자결정을 성형시 임프린트로 다양한 etch-depth 를 만들어 광 추출효율을 측정하였




Fig. 11 Process scheme for the fabrication of high aspect ratio Photonic crystal LED Pattern<sup>10</sup>




Fig. 12 The SEM image of fabricated Photonic crystal LED pattern using NIL<sup>9</sup>




Fig. 13 Analysis of Photonic crystal LED using 3D-FDTD<sup>10</sup>

다.<sup>10</sup> 3D-FDTD 시뮬레이션을 통해 임프린트를 이용한 etch-depth 의 최적조건을 찾고 실험을 통해 LED 추출효율을 25%증가시켰다.<sup>10</sup> 또한 Fig. 14 와 같이 임프린트를 통해 20nm 와 120nm 의 etch-depth 를 가진 광자결정 LED 를 실험적으로 구현하고 그 출력을 측정한 결과 350mA 의 driving current 에서 conventional LED, 20nm 광자결정 LED 그리고 120nm 광자결정 LED 각각의 LED output power 는 59.5, 92.5 그리고 112.1 mW 를 보였다. 이는 2D 광자결정 구조가 illuminant intensity 의 증가에 영향을 주었다는 것을 보여주며 etch depth 가 깊어질수록 효율이 증가한다는 것을 보여준다.<sup>10</sup>




Fig. 14 Measurement of Photonic crystal LED using NIL<sup>10</sup>

#### 4. 결론

본 논문은 기존의 광학 리소그래피 기술의 분해능 한계를 극복할 수 있는 기술인 전자빔 리소그래피 및 나노 임프린트 공정을 통한 고효율 광자결정 도파로, 고밀도 광 정보 저장 소자, 그리고

광자결정 LED 의 금형 제작 및 공정 기술에 대해서 살펴보았다.

광자결정 도파로 및 광 정보저장 소자의 전자빔을 이용한 금형 제작 기술에 있어서 가공 변수에 대한 특성을 분석하였으며, 이를 기반으로 한 최적의 노광량을 통해 UV 나노 임프린트용 PDMS 을 제작하였으며, PMGI 를 이용한 bi-layer lift off 공정으로 thermal 임프린트용 실리콘 금형을 제작하였다. 50nm 급의 고밀도 광 정보저장 소자용 금형의 원형 패턴을 전자빔을 통해 설계대비 3%이내의 정밀한 패턴을 제작 하였으며, 다중 성형 공정 기법을 통하여 800nm 이상의 High-aspect ratio 의 광자결정을 1%이하의 오차로 정밀하게 제작하였다. 또한, 임프린트를 공정을 이용하여 광자결정 LED 의 illuminant intensity 증가시킬 수 있음도 고찰하였다. 이상과 결과로부터 미래 광학소자의 고효율화에 전자빔 리소그래피 기술과 나노 임프린트 기술과 같은 나노공정이 유효한 수단임을 확인하였으며, 향후 나노공정이 광소자의 고효율화를 위하여 활발하게 사용될 것으로 전망된다.

## 후 기

본 논문은 부산대학교 자유과제 학술연구비(2년)에 의하여 연구되었음.

## 참고문헌

1. Oh, S. H., Choi, D. S., Kim, C. S. and Jeong, M. Y., "PDMS Stamp Fabrication for Photonic Crystal Waveguides," J. of KSPE, Vol. 24, No. 4, pp. 153-158, 2007.
2. Pan, C. T., Lo, S. C., Yang, J. C. and Chen, Y. J., "Fabrication of optical disk mastering using electron beam and embossing process," Optical and Quantum Electronics, Vol. 39, No. 8, pp. 693-705, 2007.
3. Bailey, T., Choi, B. J., Colburn, M., Meissl, M., Shaya, S., Ekerdt, J. G., Sreenivasan, S. V. and Willson, C. G., "Step and flash imprint lithography: Template surface treatment and defect analysis," J. of Vacuum Science & Technology B: Microelectronics and Nanometer Structures, Vol. 18, No. 6, pp. 3572-3577, 2000.
4. Guo, L. J., "Nanoimprint Lithography: Methods and Material Requirements," Advanced materials, Vol. 19, No. 4, pp. 495-513, 2006.
5. Choi, C. G., Kee, C. S. and Helmut, S., "Fabrication of polymer photonic crystal slabs using nanoimprint lithography," Current Applied Physics, Vol. 6, pp. e8-e11, 2006.
6. Beach, J. V., Petersen, J. S., Eynon, B., Taylor, D., Gerold, D. J. and Maslow, M. J., "Imaging 100-nm contacts with high-transmission attenuated phase shifts," Proc. SPIE., Vol. 4889, pp. 1242-1252, 2002.
7. Colburn, M., Grot, A., Amistoso, M., Choi, B. J., Bailey, T., Ekerdt, J., Sreenivasan, S. V., Hollenhorst, J. and Willson, C. G., "Step and flash imprint lithography for sub-100nm patterning," Proc. of SPIE, Vol. 3997, pp. 453-457, 2000.
8. Wierer, J. J., Krames, M. R., Epler, J. E., Gardner, N. F., Craford, M. G., Wendt, J. R., Simmons, J. A. and Sigalas, M. M., "InGaN/GaN quantum-well heterostructure light-emitting diodes employing photonic crystal structures," Appl. Phys. Lett., Vol. 84, No. 19, pp. 3885-3887, 2004.
9. Hershey, R., Miller, M., Jones, C., Subramanian, M. G., Lu, X., Doyle, G., Lentz, D. and LaBrake, D., "2D photonic crystal patterning for high-volume LED manufacturing," Proc. of SPIE, Vol. 6337, p. 63370M, 2006.
10. Cho, H. K., Jang, J., Choi, J.-H., Choi, J., Kim, J., Lee, J. S., Lee, B., Choe, Y. H., Lee, K.-D., Kim, S. H., Lee, K., Kim, S.-K. and Lee, Y.-H., "Light extraction enhancement from nanoimprinted photonic crystal GaN-based blue lightemitting diodes," Optics Express, Vol. 14, No. 19, pp. 8654-8660, 2006.