Abstract
In the TDMA PON system, the DBA is essential for ONUs to send data efficiently to the upstream. In this paper, we implement a DBA processor for the G-PON OLT with downstream and upstream rate, 2.5 and 1.25 Gbps, respectively, The processor collects bandwidth request messages from ONUs at every cycle time and allocates properly bandwidth to each Alloc-ID with considering priority and fairness for traffics. In the proposed DBA algorithm, one cycle time consists of multiple G-PON frames ($m{\times}125{\mu}s$) for high link efficiency. In particular, the link efficiency is higher because the algorithm adopts a method that an additional overhead is eliminated when an allocated bandwidth is laid between two G-PON frames for an ONU. This enables that the processor flexibly allocates the bandwidth from zero to the maximum link capacity for an ONU. The proposed DBA processor is implemented with the FPGA and shows bandwidth allocating processes for ONUs with logic analyzer.
TDMA PON 시스템에서 서로 다른 ONU들이 상향으로 데이터를 효율적으로 전송하기 위해서 동적 대역할당방식은 필수적이라 할 수 있다. 본 논문에서는 하향과 상향이 각각 2.5/1.25 Gbps 속도를 갖는 G-PON OLT를 위한 DBA처리기를 구현한다. 이 처리기는 매 사이클 타임마다 각 ONU로부터 전송되는 상향 프레임의 대역요청 메시지를 종합하고 트래픽의 우선순위와 공정성을 고려하여 Alloc-ID 단위로 대역할당을 수행한다. 제안된 알고리즘에서는 링크의 효율을 올리기 위하여 한 사이클 타임을 여러 개의 G-PON프레임 ($m{\times}125{\mu}s$)으로 구성한다. 특히, 어떤 ONU에게 할당하고자 하는 대역이 프레임과 프레임 사이의 경계에 걸쳐 있을 때에도 추가적인 오버헤더가 없도록 하는 방법을 사용하기 때문에 링크의 효율이 높다. 이로 인하여 어떤 ONU에게 0에서 상향 대역의 전체에 이르기까지 대역을 융통성 있게 할당할 수 있게 된다. 제안된 DBA 처리기는 FPGA로 구현하며, 계측기를 통하여 ONU들에 대한 대역할당 과정을 보여준다.
