DOI QR코드

DOI QR Code

Analysis of effect of parasitic schottky diode on sense amplifier in DDI DRAM

DDI DRAM의 감지 증폭기에서 기생 쇼트키 다이오드 영향 분석

  • Chang, Sung-Keun (Dept. of Digital Broadcasting & Electronics Engineering, Chungwoon University) ;
  • Kim, Youn-Jang (Magnachip Semiconductor Ltd. CE NED team)
  • 장성근 (청운대학교 디지털방송공학과) ;
  • 김윤장 (매그나칩 반도체 CE NED팀)
  • Published : 2010.02.28

Abstract

We propose the equivalent circuit model including all parasitic components in input gate of sense amplifier of DDI DRAM with butting contact structure. We analysed the effect of parasitic schottky diode by using the proposed model in the operation of sense amplifier. The cause of single side fail and the temperature dependence of fail rate in DDI DRAM are due to creation of the parasitic schottky diode in input gate of sense amplifier. The parasitic schottky diode cause the voltage drop in input gate, and result in decreasing noise margin of sense amplifier. therefore single side fail rate increase.

본 논문에서는 버팅 콘택(butting contact) 구조를 갖는 DDI DRAM소자의 감지 증폭기의 입력 게이트 단의 모든 기생 성분을 포함한 등가 회로를 제안 하였다. 제안한 모델을 이용하여 기생 쇼트키 다이오드가 감지 증폭기 동작에 어떤 영향을 미치는지 분석하였다. 각각의 불량 가능성에 대해 감지 증폭기가 어떻게 동작하는지 분석하여 단측 불량 특성의 원인을 규명하였다. DDI DRAM에서 단측 불량 원인과 불량률의 온도 의존성은 감지 증폭기의 입력 게이트 단에 형성된 기생 쇼트키 다이오드 형성에 기인한 것으로 판단된다. 이러한 기생 쇼트키 다이오드는 게이트 입력에 기생 전압 강하를 야기하게 되고 결국 감지 증폭기의 노이즈 마진을 감소시켜 단측 불량률을 증가시킨다.

Keywords

References

  1. http://www.eic.re.kr/
  2. B. Yu, D. H. Ju, W. C. Lee, N. Kepler, T. J. King and C. Hu, "Gate Engineering for Deep-Submicron CMOS Transistors", Electron Devices, Vol. 45, No. 6, pp.1253-1262, 1998. https://doi.org/10.1109/16.678529
  3. A.H.M. Kamal, A.T. Obeidat, and T. Budri, "Suppressing boron penetration and cobalt silicide agglomeration in deep submicron p-channel metal-oxide-semiconductor devices", Journal of Vacuum Science & Technology B, Vol. 20, No. 1 pp.173-179, 2002. https://doi.org/10.1116/1.1431960
  4. [4] Y. H. Kim, S. K. Chamg, S. S. Kim, J. G. Choi, S. H. Lee, D. H. Hahn, and H. D. Kim, "Characteristics of Dual Polymetal(W/WNx/Polysilicon) Gate Complementary Metal Oxide Semiconductor for 0.1um Dynamic Random Access Memory Technology", Jpn. J. Appl. phys. Vol. 39, No. 4B., pp.1969-1973, 2000. https://doi.org/10.1143/JJAP.39.1969
  5. 장성근, 김윤장, "DDI DRAM에서의 Column 불량 특성에 관한연구", 제9권, 제6호, pp. 1581-1584, 12월, 2008. https://doi.org/10.5762/KAIS.2008.9.6.1581
  6. 김원찬, "전자회로의 이해", 대영사, pp. 240-475, 8월, 2000.
  7. S. M. Sze, "Physics of Semiconductor Device", John Willy & Sons, Inc., pp. 270-297, 7월, 1982.