Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

A design of FFT processor for EEG signal analysis

뇌전기파 분석용 FFT 프로세서 설계

  • 김은숙 (금오공과대학교 전자공학부) ;
  • 신경욱 (금오공과대학교 전자공학부)
  • Received : 2010.10.29
  • Published : 2010.11.30
Download PDF
⟨ Previous Next ⟩

Abstract

This paper describes a design of fast Fourier transform(FFT) processor for EEG(electroencephalogram) signal analysis for health care services. Hamming window function with 1/2 overlapping is adopted to perform short-time FFT(ST-FFT) of a long period EEG signal occurred in real-time. In order to analyze efficiently EEG signals which have frequency characteristics in the range of 0 Hz to 100 Hz, a 256-point FFT processor is designed, which is based on a single-memory bank architecture and the radix-4 algorithm. The designed FFT processor has been verified by FPGA implementation, and has high accuracy with arithmetic error less than 2%.

본 논문에서는 의료 서비스를 위한 뇌전기파(EEG: electroencephalogram) 신호 분석용 FFT(Fast Fourier Transform) 프로세서를 구현하였다. 실시간으로 발생하는 EEG 신호를 블록으로 나누어 short-time FFT 처리하기 위해 Hamming 창 함수를 사용하였으며, 이로 인해 감소되는 양끝의 값은 1/2 오버랩 시켜 보완하였다. 0~100 [Hz] 사이의 주파수 특성을 갖는 뇌전기파의 효율적인 대역 분석을 위해 256-point FFF 프로세서를 radix-4 알고리듬을 적용하여 구현하였으며, 단일 메모리 뱅크 구조를 사용하여 집적도를 높였다. 설계된 FFT 프로세서는 FPGA 구현을 통해 가능을 검증하였으며, 연산오차가 2% 이내로 높은 연산 정밀도를 갖는다.

Keywords

References

  1. E. Niedenneyerand F. Da Silva, Electroencephalography: Basic Principle, Clinical Applica- tions, and Related Fields, 3rd, Williams & Wilkins, Baltimore, 1993.
  2. P.F.H., T. Sannit, A review of the international ten-twenty system of electrode placement, Grass Instrument Company, 1974.
  3. B. M. Baas, "A low-power, high-performance, 1024-point FFT processor," IEEE Journal of Solid-State Circuits, vol. 24, no. 3, pp. 380-387, Mar. 1999.
  4. 임창완, 다중 표준 OFDM 시스템용 가변길이 FFT/IFFT 프로세서 설계, 금오공과대학교 대학원, 2009.
  5. Kyung-Wook Shin, Bang-Sup Song, Kantilal Bacrania, "A 200-MHz complex number multi- plier using redundant binary arithmetic", IEEE Journal of Solid-State Circuits, vol. 33, no. 6, pp. 904-909, Jun., 1998 https://doi.org/10.1109/4.678655