Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Unified Design Methodology and Verification Platform for Giga-scale System on Chip

기가 스케일 SoC를 위한 통합 설계 방법론 및 검증 플랫폼

  • Kim, Jeong-Hun (Department of Computer Science, University of California, Los Angeles)
  • 김정훈 (로스엔젤레스 캘리포니아 주립대학교 컴퓨터과학과)
  • Published : 2010.02.25
Download PDF
⟨ Previous Next ⟩

Abstract

We proposed an unified design methodology and verification platform for giga-scale System on Chip (SoC). According to the growth of VLSI integration, the existing RTL design methodology has a limitation of a production gap because a design complexity increases. A verification methodology need an evolution to overcome a verification gap. The proposed platform includes a high level synthesis, and we develop a power-aware verification platform for low power design and verification automation using it's results. We developed a verification automation and power-aware verification methodology based on control and data flow graph (CDFG) and an abstract level language and RTL. The verification platform includes self-checking and the coverage driven verification methodology. Especially, the number of the random vector decreases minimum 5.75 times with the constrained random vector algorithm which is developed for the power-aware verification. This platform can verify a low power design with a general logic simulator using a power and power cell modeling method. This unified design and verification platform allow automatically to verify, design and synthesis the giga-scale design from the system level to RTL level in the whole design flow.

본 논문은 기가 스케일 System on Chip(SoC)를 위한 통합 설계 및 검증 플랫폼을 제안한다. VLSI 집적도의 발달로 그 복잡도가 증가하여 기존의 RTL 설계 방식으로는 그 생산성 차이(Production Gap)를 극복할 수 없게 되었다. 또한, 검증 차이(Verification Gap)의 증가로 검증 방법론에도 커다란 변혁이 필요하게 되었다. 본 플랫폼은 기존의 상위 수준 합성을 포함하며, 그 결과물을 이용하여 저 전력 설계의 전원 인식 검증 플랫폼과 검증 자동화를 개발하였다. 상위 수준 합성 시 사용되는 Control and Data Row Graph (CDFG)와 고 입력인 상위 수준 언어와 RTL를 기반으로 한 검증 플랫폼 자동화와 전원 인식 검증 방법론을 개발하였다. 검증 플랫폼에는 자동 검사 기능을 포함하고 있으며 Coverage Driven Verification을 채택하고 있다. 특히 전원 인식 검증을 위하여 개발된 조건 랜덤 벡터 생성 알고리듬을 사용하여 랜덤 벡터의 개수를 최소 5.75배 감소시키는 효과를 가져왔고, 전원과 전원 셀에 대한 모델링 기법을 이용하여 일반적인 로직 시뮬레이터 툴을 통해서도 전원 인식 검증을 가능하게 하였다. 이러한 통합된 설계 및 검증 플랫폼은 시스템 수준의 설계에서 검증, 합성에 이르는 전 설계 흐름을 완전 자동화 하여 상위 수준의 설계와 검증을 가능하게 하고 있다.

Keywords

References

  1. Daniel D. Gajski, Loganath Ramachandran, 'Introduction to High-Level Synthesis,' IEEE Design and Test of Computers, vol. 11, no. 4, pp. 44-54, Oct. 1994 https://doi.org/10.1109/54.329454
  2. J. Cong, Y. Fan, G. Han, W. Jiang, and Z. Zhang, 'Platform-Based Behavior-Level and System-Level Synthesis,' Proceedings of IEEE International SOC Conference, pp. 199-202, Austin, Texas, USA, Sept. 2006 https://doi.org/10.1109/SOCC.2006.283880
  3. 김규홍, '통합된 검증 방법론' 전자공학회지, 제30권 SD편, 제9호, 70-85쪽, 2003년 9월
  4. 김남섭, 조원경, '임베디드 프로세서와 재구성 가능한 구조를 이용한 SoC 테스트와 검증의 통합,' 대한전자공학논문지, 제43권 SD편 제7호, pp. 38-49 2006년. 7월
  5. D. Chen, J. Cong, and J. Xu, 'Optimal Module and Voltage Assignment for Low-Power,' Proceedings of the Asia South Pacific Design Automation Conference, pp. 51-59, January 2005 https://doi.org/10.1109/ASPDAC.2005.1466475
  6. D. Chen, J. Cong, Y. Fan and J. Xu, 'Optimality Study of Resource Binding with Multi-Vdds,' Proceedings of the Design Automation Conference, pp. 580-585 ,San Francisco, CA, USA, July 2006 https://doi.org/10.1109/DAC.2006.229294
  7. 정우성, 신현철 '에너지 소모 최소화를 위한 다중 전압 스케줄링 기법,' 전자공학회논문지, 제46권 SD편, 제9호, 49-57쪽, 2009년 9월
  8. A. Maalej and P.Y. Martinez, 'Formal proof between two designs having different level of abstraction,' 3rd Int ernational Conference on Design and Technology of Integrated Systems in Nanoscale Era, pp. 1-4, Mar. 2008 https://doi.org/10.1109/DTIS.2008.4540253
  9. P. Urard, A. Maalej, R. Guizzetti, N. Chawla, and V. Krishnaswamy, 'Leveraging sequential equivalence checking to enable system-level to RTL flows', Proceedings of Design Automation Conference, pp. 816 -821, San Francisco, CA, USA, Jun. 2008
  10. Malay K. Ganai1, Akira Mukaiyama, Aarti Gupta1 and Kazutoshi Wakabayshi 'Synthesizing 'Verification Aware' Models: Why and How?,' 20th International Conference on VLSI Design. 2007 pp. 50-56 , Jan, 2007 https://doi.org/10.1109/VLSID.2007.151
  11. Shireesh Verma, I.G Harris and Kiran Ramineni, 'Automatic Generation of Functional Coverage Models from Behavioral Verilog Descriptions,' Proceedings of Design, Automation & Test in Europe Conference & Exhibition, pp. 1-6 April 2007
  12. P. Mishra and N. Dutt,, 'Functional coverage driven test generation for validation of pipelined processors,' Proceedings of Design, Automation and Test in Europe, pp. 678-683 Vol. 2 Jun. 2006
  13. Unified Power Format (UPF) v1.0 Standard, http://www.unifiedpowerformat.com/
  14. Janick Bergeron, Eduard Cerny, Alan Hunter, and Andy Nightingale, 'Verification Methodology Manual for SystemVerilog,' Springer, pp. 1-288, 2005
  15. Kelvin Ng, 'Challenges in using system-level models for RTL verification,' Proceedings of Design Automation Conference, pp 812-815, San Francisco, CA, USA, Jun. 2008
  16. Y. Lahbib, O. Missaoui, M. Hechkel, D. Lahbib, B. Mohamed-Yosri and R. Tourki, 'Verification flow optimization using an automatic coverage driven testing policy' International Conference on Design and Test of Integrated Systems in Nanoscale Technology, pp. 94-99, Sep. 2006 https://doi.org/10.1109/DTIS.2006.1708699