IEMEK Journal of Embedded Systems and Applications (대한임베디드공학회논문지)

Institute of Embedded Engineering of Korea (대한임베디드공학회)
권호 표지

A High Performance NoC Architecture Using Data Compression

데이터 압축을 이용한 고성능 NoC 구조

  • 김홍식 (연세대학교전기전자공학과) ;
  • 김현진 (연세대학교전기전자공학과) ;
  • 홍원기 (대구대학교 정보통신공학과) ;
  • 강성호 (연세대학교전기전자공학과)
  • Received : 2009.12.22
  • Accepted : 2010.02.02
  • Published : 2010.03.31
Download PDF
⟨ Previous Next ⟩

Abstract

본 논문에서는 네트워크 온 칩(NoC: network on chip) 구조에서의 내부 데이터 통신의 성능을 최적화 할 수 있는 새로운 온 칩 네트워크 인터페이스 구조를 제안하였다. 제안하는 NoC 구조는 기본적으로 하드웨어 면적을 줄이기 위하여 XY 라우팅 알고리듬을 기반으로 구현되었으며, 전달되는 패킷의 크기 또는 플릿의 개수를 최소화하기 위하여 Golomb-Rice 인코딩/디코딩 알고리듬에 기반을 둔 하드웨어 압축기/해제기를 이용하여 통신되는 데이터의 양을 크게 줄임으로써 네트워크 지연시간을 최소화 할 수 있는 새로운 구조를 제안하였다. 즉 전송될 데이터는 전송자(sender)의 네트워크 인터페이스에서 내장된 하드웨어 인코더를 통해 압축된 형태로 패킷의 개수를 최소화하여 온 칩 네트워크상의 데이터를 업로드하게 된다. 이러한 압축된 데이터가 리시버(receiver)에 도착하면, 하드웨어 디코더를 통해서 원래의 데이터로 복원된다. 사이클 수준의 시뮬레이터를 통하여 제안된 라우터 구조가 온 칩 시스템의 네트워크 지연시간을 크게 줄일 수 있음을 증명하였다.

Keywords

References

  1. J Kim, D, Park, T, Theocharides, N, Vijaykrishnan, and C. Das, "A low latency router supporting adaptivity for On-Chip Interconnects", Proc. of Design Automation Conference, pp. 559-564, Jun. 2005.
  2. P. Guerrier and A. Greiner, "A generic architecture for On-Chip racket-switched interconnections", Proc. of Design and Test in Europe, pp. 250-256, Mar. 2000.
  3. S. Kumar et al., "A network on chip architecture and design methodology", Proc. International Symposium on VLSI, pp. 117-124, 2002.
  4. F, Karim et al, "An interconnect architecture for networking systems on chips", IEEE Micro, Vol.22, No.5, pp. 36-45, 2002. https://doi.org/10.1109/MM.2002.1044298
  5. F, Moraes, N. Calazans, L. Moller, and L. Ost, "HERMES: An infrastructure for low area overhead packet-switching networks on chip", the VLSI integration, Vol.38, pp. 69-93, 2004. https://doi.org/10.1016/j.vlsi.2004.03.003
  6. N, Eisley and L. -S. Phe, "High-level power analysis for on-chip networks", Proc. of CASES, pp, 104-115, Nov, 2004.
  7. C, Erika, K F, Lima, C. Maico, A, Pedro, M. Paulo, A. Alexandre, L. Marcelo, "A high-fault-coverage approach for the test of data, control and gandshake interconnects in mesh networks-on-chip", IEEE Trans. Computers, Vol.57, No.9, pp. 1202-1215, 2008. https://doi.org/10.1109/TC.2008.62
  8. J. Duato and T, M, Prinkston, "A general theory for deadlock-free adaptive routing using a mixed set of resources", IEEE Trans. on Parallel Distributive Systems, Vol.12, No.12, pp, 1219-1235, 2001. https://doi.org/10.1109/71.970556
  9. A. Jalabert, S. Murali, L. Benini and G. D. Micheli, "Xpipes compiler: a tool for instantiating application specific networks on chip", Proc. of Design and Test in Europe, pp. 884-889, 2004.
  10. R. F. Rice, "Some practical universal noiseless coding techniques", Jet Propulsion Laboratory, California Institute of Technology, Pasadena, Technical report, pp. 79-22, 1979.