Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

Dual-mode CMOS Current Reference for Low-Voltage Low-Power

저전압 저전력 듀얼 모드 CMOS 전류원

  • 이근호 (전주대학교 문화산업대학 미디어정보학부)
  • Received : 2010.02.08
  • Accepted : 2010.03.23
  • Published : 2010.04.30
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, a new temperature-insensitive CMOS dual-mode current reference for low-voltage low-power mixed-mode circuits is proposed. The temperature independent reference current is generated by summing a proportional to absolute temperature(PTAT) current and a complementary to absolute temperature(CTAT) current. The temperature insensitivity was achieved by the mobility and the other which is inversely proportional to mobility. As the results, the temperature dependency of output currents was measured to be $0.38{\mu}A/^{\circ}C$ and $0.39{\mu}A/^{\circ}C$, respectively. And also, the power dissipation is 0.84mW on 2V voltage supply. These results are verified by the $0.18{\mu}m$ n-well CMOS parameter.

본 논문에서는 혼성모드 집적회로에서 이용 가능한 저전력 듀얼모드 CMOS 전류원 회로를 제안한다. MOS 소자의 전자이동도가 온도변화에 반비례하는 음의 온도계수 생성회로와 비례하는 양의 온도계수 생성회로의 합을 통해 변화하는 외부 온도에 독립적인 특성을 갖는 방식을 이용하였다. 특히, 두 개 이상의 출력을 얻어낼 수 있는 듀얼 출력단을 통해 정전류원을 얻을 수 있었다. 전류 분배를 통해 얻을 수 있는 듀얼모드 출력 전류값을 통해 차동 입출력 구조의 소자 및 필터 설계 등 아날로그 회로 영역에서 응용가능하며, 더불어 다양한 서브 블록 시스템 동작에 활용할 수 있는 유용한 특성을 지니고 있다. 저전압 저전력 특성을 보유하고 있는 제안된 전류원 회로는 2V 공급 전압하에서 0.84mW의 전력 소모값을 나타내었으며, 최종 출력값은 각각 $0.38{\mu}A/^{\circ}C$와 $0.39{\mu}A/^{\circ}C$의 변화율을 보여주었다. 제안된 회로는 $0.18{\mu}m$ n-well CMOS 공정을 이용하여 hspice 시뮬레이션 하였다.

Keywords

References

  1. M.Horiguchi, M.Aoki and J.Etoh, "A Tunable CMOS-DRAM Voltage Limiter with Stabilized Feedback Amplifier," IEEE J. Solid-State Circuits, vol.25, no.5, 1990.
  2. D.S.Min, "Temperature-Compensation Circuit Techniques for High-Density CMOS DRAMs," IEEE J. Solid-State Circuits, vol. 27, no.4, pp. 626-631, 1992. https://doi.org/10.1109/4.126553
  3. H.J.Song, C.K.Kirn, "A Temperature-Stabilized SOI Voltage Reference Based on Threshold Voltage Difference Between Enhancement Depletion NMOSFET's" IEEE J. Solid-State Circuits, vol. SC-28, pp. 671-677, 1993.
  4. A.Staveren, C.J.Verhoenen and H.M..Roermund, "The Design of Low-Noise Bandgap References," IEEE Trans. on Circuits and Systems, vol. 43, no.4, pp. 290-300, 1996. https://doi.org/10.1109/81.488808
  5. 이철희, 손영수, 박홍준, "제곱근 회로를 이용한 온도와 공급 전압에 둔감한 CMOS 정전류원," 대한전자공학회논문지, 제34권, 제C-12호, pp. 991-996, 1997.
  6. 조영재, 배현희, 지룡, 이승훈, "고속 혼성모드 집적 회로를 위한 온칩 CMOS 전류 및 전압레퍼런스 회로," 대한전자공학회논문지, 제40권, 제SC-3호, pp.135-144, 2003.
  7. C.Yoo and J.Park, "CMOS Current reference with supply and temperature compensation," Electron Letters, vol. 43, pp. 1422-1424, 2007. https://doi.org/10.1049/el:20072528
  8. R.J.Baker, CMOS Circuit Design, Layout, and Simulation, 2nd ed., New York: John Wiley and Sons, 2005.
  9. J.M.Steinunger, "Understanding Wide-Band MOS Transistors," IEEE Circuits & Devices pp. 26-31, 1990.