
저전압 저전력 듀얼 모드 CMOS 전류원

이근호*

Dual-mode CMOS Current Reference for Low-Voltage Low-Power

Geun-ho Lee*

요 약

본 논문에서는 혼성모드 집적회로에서 이용 가능한 저전력 듀얼모드 CMOS 전류원 회로를 제안한다. MOS 소자의 전자이동도가 온도변화에 반비례하는 음의 온도계수 생성회로와 비례하는 양의 온도계수 생성회로의 합을 통해 변화하는 외부 온도에 독립적인 특성을 갖는 방식을 이용하였다. 특히, 두 개 이상의 출력을 얻어낼 수 있는 듀얼 출력단을 통해 정전류원을 얻을 수 있었다. 전류 분배를 통해 얻을 수 있는 듀얼모드 출력 전류값을 통해 차동 입력 출력 구조의 소자 및 필터 설계 등 아날로그 회로 영역에서 응용가능하며, 더불어 다양한 서브 블록 시스템 동작에 활용할 수 있는 유용한 특성을 지니고 있다. 저전압 저전력 특성을 보유하고 있는 제안된 전류원 회로는 2V 공급 전압 하에서 0.84mW 의 전력 소모값을 나타내었으며, 최종 출력값은 각각 $0.38\mu\text{A}/\text{C}$ 와 $0.39\mu\text{A}/\text{C}$ 의 변화율을 보여주었다. 제안된 회로는 $0.18\mu\text{m}$ n-well CMOS 공정을 이용하여 hspice 시뮬레이션 하였다.

ABSTRACT

In this paper, a new temperature-insensitive CMOS dual-mode current reference for low-voltage low-power mixed-mode circuits is proposed. The temperature independent reference current is generated by summing a proportional to absolute temperature(PTAT) current and a complementary to absolute temperature(CTAT) current. The temperature insensitivity was achieved by the mobility and the other which is inversely proportional to mobility. As the results, the temperature dependency of output currents was measured to be $0.38\mu\text{A}/\text{C}$ and $0.39\mu\text{A}/\text{C}$, respectively. And also, the power dissipation is 0.84mW on 2V voltage supply. These results are verified by the $0.18\mu\text{m}$ n-well CMOS parameter.

키워드

전류원, 저전압, 저전력, 듀얼모드, CMOS

Key word

current reference, low-voltage, low-power, dual-mode, CMOS

I. 서 론

최근 들어 멀티미디어 기술과 반도체의 비약적인 발전으로 하나의 시스템 안에 대부분의 원하는 기능을 포함할 수 있게 되었다. 휴대 단말기에서도 MP3, DMB 등 다양한 멀티미디어가 기본적으로 제공되며 많은 소비자들이 이용하고 있다.

한편 다양한 기능을 보유하기 위한 혼성 집적회로는 내부적으로 디지털 영역과 아날로그 영역으로 크게 나눌 수 있는데 그동안 비약적으로 발전해온 디지털 영역에 비해 상대적으로 아날로그 영역은 안정성 유지를 위해 많은 사항을 고려 해 주어야 한다[1][2]. 그 중에서도 공정, 공급전압, 온도 등 세 가지가 안정적인 출력값을 얻기 위한 가장 고려해야 할 주요 사항이며, 이중에서도 반도체 공정이 발전할수록 외부온도 변화에 영향을 받지 않는 안정적인 전류원 회로가 더욱 필요하다[3]. 이를 만족시키기 위해 제안된 전류원 회로는 BJT(Bipolar Junction Transistor)를 이용한 방식이 주를 이뤄왔다[4]. 하지만 BJT 밴드갭을 이용한 방식은 추가공정이 필요하다는 커다란 단점과 함께 베이스전류에 의한 오차 발생 가능성이 있어 호환성, 전력소모, 안정성 면에서 문제점을 지니고 있다. 따라서 현재 대부분 반도체 공정에 이용되는 CMOS 전류원 회로의 설계 필요성이 대두되고 있으며 관련 된 연구가 활발하게 이루어지고 있는 실정이다[5]-[7].

본 논문에서는 다양한 혼성모드 집적회로에 활용 가능한 저전력 특성을 지니며, 특히 온도에 대하여 독립적인 안정된 전류를 공급함으로서 이러한 문제점을 해결해 줄 수 있는 개선된 구조의 듀얼출력 CMOS 전류원 회로를 설계하였다. 설계 제안된 듀얼 모드 전류원 회로의 전력소모는 2V 공급 전압하에서 0.84mW 값을 나타내었다. 또한 CMOS 공정만을 이용하여 설계되었기 때문에 설계된 회로는 CMOS 공정으로 구성된 다양한 통신시스템에서 서브 블록으로 이용될 경우 추가공정이 요구되지 않아 비용이 절감될 것으로 사료된다. 더불어 반도체 설계시 가장 중요한 고려사항인 사용면적, 호환성 면에서도 커다란 장점을 지니고 있다. 또한 출력 전류값을 dual로 얻을 수 있으므로 최근 연구가 활발한 차동 입출력구조의 능동소자 및 이를 이용해 설계되어야 하는 통신시스템의 아날로그 입출력단 회로에 효과적으로 활용할 수 있다.

II. 전류원 설계원리 및 기본구성도

일반적으로 온도에 독립적인 전류원 회로는 온도증가에 따라 비례하여 증가하는 전류 I_{PTAT} (Proportional to absolute temperature)와 온도증가에 반비례하는 전류 I_{CTAT} (Complementary to absolute temperature)의 합으로 구성된다[8]. 주어진 그림 1은 일반적인 전류원 회로의 기본원리를 보여주고 있으며, 그림 2는 회로 구성 블록 다이어그램을 보여준다.




그림 1. 온도에 독립적인 전류원 기본원리
Fig. 1 Basic principle of current reference




그림 2. 전류원 설계 기본 구성도
Fig. 2 Block diagram of current reference

III. 온도변화에 따라 전류가 감소하는 회로

일반적으로 MOS를 이용한 전류원은 전류의 온도의 존성을 없애기 위해 전자이동도와 MOS 소자의 열전압을 곱하는 방법을 사용한다.[8] 따라서 전류와 전자이동도 열전압과의 관계식을 표현하면 식(1)과 같이 표현할 수 있다. 이때 전자이동도는 절대온도 $T^{1.5}$ 에 비례하고, 열전압은 절대온도에 비례한다. 그럼 3에서 NMOS의 채널 폭과 길이비(L/W)값을 작게 하여 i_1 과 i_2 를 아주 작은 값으로 만들어 주면 공급전압과 각각의 노드 A, B, C에서의 전압값을 계산해 낼 수 있고, 최종적으로 식(2)와 같이 전자이동도 함수를 유도할 수 있다. 식(1)에서와 같이 전자이동도와 열전압에 비례하는 전류성분을 생성할 수 있다.

앞에서 언급한 바와 같이 전자이동도(μ)는 $T^{1.5}$ 에 비례하고, 더불어 문턱전압도 음의 온도계수를 지니므로 출력전류는 절대온도에 반비례하는 특성을 갖게 된다. 주어진 그림 3은 온도의 증가에 따라 감소하는 전류값을 갖는 회로이다.

$$I_{ref} \propto \mu \cdot (V_T)^2 \quad (1)$$

$$i_{CTAT} = \mu V_T^2 \cdot C_{ox} \cdot \frac{[W_{MP5} - (\frac{R2}{R1})^2 \cdot W_{MP4}]}{2 \cdot L_{MP5}} \quad (2)$$




그림 3. 온도에 반비례하는 전류생성 회로
Fig. 3 Circuit of negative current with temperature




그림 4. 온도변화에 따른 출력전류 음의 변화값
Fig. 4 Simulation result of the negative current value

절대온도에 반비례하는 전류를 생성하는 그림 3의 회로를 시뮬레이션하여 얻은 출력 전류값의 변화가 그림 4에 나타내었다. 공급전압은 2V로 일정하게 주어지고, 온도가 -50°C에서 120°C까지 변할 때 출력 전류값의 변화를 보면 728μA에서 332μA로 감소하고 있음을 알 수 있다. 따라서 절대온도 변화에 따른 전류값의 평균 변화율은 $-2.33 \mu\text{A}/\text{°C} [= (332 - 728)/(120 - (-50))]$ 이다.

IV. 온도변화에 따라 전류가 증가하는 회로

온도에 독립적인 최종 출력 전류원을 얻기 위해서는 앞에서 설계된 절대온도에 반비례하는 전류생성 회로의 평균 변화율과 동일한 변화율을 갖고 비례 증가하는 전류생성회로가 필요하다. 따라서 상대적으로 구조가 단순한 양의 온도계수 회로 변화율을 조절하여 그 기울기를 같도록 하였다.




그림 5. 온도변화에 따른 변화율 정합
Fig. 5 Adjustable PTAT current with temperature

그림 6은 동일한 변화율을 갖으며 온도의 증가에 따라 증가하는 전류를 생성하기 위한 회로이다[9]. 원하는 특성을 얻기 위해 주어진 회로의 MP1과 MP2의 채널 폭과 길이 비(L/W) 값을 조절하였다. 식 (3)에서 볼 수 있듯이 온도의 증가에 따라 분모에 있는 전자이동도는 감소하고 저항은 증가하는데 전자이동도의 감소율이 더 크기 때문에 결국 절대온도에 비례하여 증가하는 전류값을 얻을 수 있다.




그림 6. 양의 온도계수를 가진 회로도
Fig. 6 Circuit of positive current with temperature




그림 7. 온도변화에 따른 출력전류 양의 변화값
Fig. 7 Simulation result of the positive current value

$$i_{PTAT} = \frac{2}{\mu \cdot R1^2 \cdot C_{ox}} \cdot \frac{L_{MP1}}{W_{MP1}} \cdot \left(\frac{\sqrt{A} - 1}{\sqrt{A}} \right)^2 \quad (3)$$

$$\text{단, } A = \left(\frac{L}{W} \right)_{MP2} / \left(\frac{L}{W} \right)_{MP1}$$

그림 6의 양의 온도계수를 가진 회로에 대한 시뮬레이션 결과가 그림 7에 보여 진다. 음의 온도계수를 가진 회로에서와 마찬가지로 공급전압이 2V이며, 온도가 -50°C에서 120°C까지 변할 때 출력 전류값의 변화를 보면 428μA에서 875μA로 그 값이 증가하고 있음을 알 수 있다. 따라서 주어진 회로의 절대 온도변화에 따른 평균 변화율은 $+2.62 \mu\text{A}/\text{C} [= (875 - 428) / (120 - (-50))]$ 이다.

V. 온도에 독립적인 듀얼 전류원 설계

식 (2)와 식 (3)의 전자이동도 위치를 통해서 알 수 있듯이 온도 변화에 대하여 서로 반대되는 특성을 가진 두 전류의 변화량을 일치시키고 합하여 최적화 시키면 최종 전류원 출력값은 온도에 대하여 독립적 일 수 있다. 이와 같은 방식으로 최적화된 전류원 회로는 그림 8에 보여지고 있으며, T 노드에서 온도 변화에 대하여 서로 반대되는 특성을 가진 두 전류가 모아져 전류미리를 통해 두 개의 출력단으로 전달된다. T 노드에서 모아지는 두 개의 출력값을 그림 8에서의 소자를 기준으로 표현하면 다음의 식(4)와 같다.

$$i_{ref} = i_{CTAT} + i_{PTAT} \quad (4)$$

$$= \mu \cdot (V_T)^2 \cdot C_{ox} \cdot \frac{[W_{MP7} - (\frac{R3}{R2})^2 \cdot W_{MP6}]}{2 \cdot L_{MP7}}$$

$$+ \frac{2}{\mu \cdot (R1)^2 \cdot C_{ox}} \cdot \left(\frac{L}{W} \right)_{MP2} \cdot \left(\frac{\sqrt{A} - 1}{\sqrt{A}} \right)^2$$

두 개의 서로 다른 특성을 가진 회로를 합하여 최적화된 T 노드에서의 전류값 특성은 그림 9에 나타내었고, 전류원 회로의 출력단으로부터 얻을 수 있는 두 개의 듀얼 전류값 시뮬레이션 결과는 그림 10에 나타내었다.




그림 8. 온도변화에 독립적인 듀얼 출력 전류원 회로
Fig. 8 Architecture of the dual output current reference circuit

공급전압은 2V이며, 온도는 실제 제품 상용화시 해당하는 영역 -30°C에서 80°C까지의 변화값을 측정하였다. T 노드에서의 출력 전류값 변화를 보면 139 μ A에서 159 μ A로 그 값이 미세하게 증가하고 있음을 알 수 있다. 따라서 주어진 회로의 절대 온도변화에 따른 평균 변화율은 $+0.18 \mu\text{A}/^\circ\text{C}$ [$= (159 - 139)/(80 - (-30))$]이다. 이는 앞에서 검증된 온도계수 변화율이 음의 온도계수 변화율보다 약간 큰 값을 갖기 때문에 나타나는 현상이다.




그림 9. T 노드에서 전류 출력값
Fig. 9 Current output at the T-node

최종 출력단에서 얻는 듀얼 전류원값은 그림 10과 같

다. 두 전류원 모두 공급전압 2V에서 절대온도 영역 -40°C에서 120°C까지의 변화값을 측정하였다. 첫 번째 전류원은 119 μ A에서 181 μ A로 미세하게 선형적으로 증가하고 있음을 알 수 있다. 또한 두 번째 전류원은 출력파형이 선형적으로 나타나지 않은 관계로 같은 조건의 온도범위에 대하여 peak-to-peak 값을 측정하였다. 측정범위 내에서 120°C일 때 1263 μ A로 가장 큰 값을 보이고 30°C일 때 1200 μ A로 가장 낮은 값이 측정되었다. 시뮬레이션 결과 두 전류원의 변화율은 각각 0.38 $\mu\text{A}/^\circ\text{C}$ 와 0.39 $\mu\text{A}/^\circ\text{C}$ 로 거의 동일하게 측정되었다.




그림 10. 온도변화에 따른 듀얼 전류원 출력값
Fig. 10 Output currents with temperature variation

VI. 결 론

전압모드와 전류모드 특성을 모두 요구하는 혼성모드 시스템에서 안정적인 동작특성 구현을 위한 가장 큰 문제점은 안정적인 전류원의 공급에 있다. 본 논문에서는 온도변화에 따라 전류값이 감소하는 회로와 증가하는 회로의 변화율을 조절하여 최종출력 전류 값을 주변온도의 변화에 영향을 크게 받지 않는 CMOS 듀얼 전류원을 제안하였다. 온도의 변화에 따라 전류 값이 감소하는 회로의 변화율과 온도의 변화에 따라 전류 값이 증가하는 회로의 변화율이 각각 $-2.33 \mu\text{A}/\text{C}$ 와 $+2.62 \mu\text{A}/\text{C}$ 로 서로 비슷한 값을 보이므로 이들의 상쇄를 통해 온도에 따른 변화율이 아주 적은 안정적인 출력 전류 값을 얻을 수 있었으며, T 노드에서의 전류 값 변화율은 $+0.18 \mu\text{A}/\text{C}$ 의 안정적인 출력값을 보여주었다.

온도변화에 따라 증가하고, 감소하는 두개의 회로를 이용하여 설계 제안된 전류원 회로는 전류모드로 구동되는 여러 시스템에 응용하기 위하여 온도변화에 대하여 안정적인 전류를 공급해 주도록 설계되었으며, 또한 단일 공정하에서 작업이 가능하도록 표준 CMOS 공정으로 구현하였다. 그림 10에서와 같이 온도가 -40°C 에서 120°C 까지 변할 경우에 대한 변화율은 두 출력전류에서 각각 $0.38 \mu\text{A}/\text{C}$ 와 $0.39 \mu\text{A}/\text{C}$ 값을 나타내었다. 특히 설계된 회로의 전력 소모값은 2V 공급전압에서 0.84mW 로서 아날로그와 디지털 신호를 처리하는 데이터 변환기, 메모리, 모듈레이터, 고감도 센서 등의 저전압 저전력 시스템 회로에 응용될 수 있다.

특히, 온도 변화에 상대적으로 안정적인 특성을 보여주는 듀얼 전류원 값은 다양화되고 높은 정밀도를 요구하는 혼성모드 시스템의 조건을 충족시킬 수 있는 장점을 가지고 있다.

참고문헌

- [1] M.Horiguchi, M.Aoki and J.Etoh, "A Tunable CMOS-DRAM Voltage Limiter with Stabilized Feedback Amplifier," *IEEE J. Solid-State Circuits*, vol. 25, no.5, 1990.
- [2] D.S.Min, "Temperature-Compensation Circuit Techniques for High-Density CMOS DRAMs," *IEEE J. Solid-State Circuits*, vol. 27, no.4, pp. 626-631, 1992.
- [3] H.J.Song, C.K.Kim, "A Temperature-Stabilized SOI Voltage Reference Based on Threshold Voltage Difference Between Enhancement Depletion NMOSFET's" *IEEE J. Solid-State Circuits*, vol. SC-28, pp. 671-677, 1993.
- [4] A.Staveren, C.J.Verhoenen and H.M.Roermund, "The Design of Low-Noise Bandgap References," *IEEE Trans. on Circuits and Systems*, vol. 43, no.4, pp. 290-300, 1996.
- [5] 이철희, 손영수, 박홍준, "제곱근 회로를 이용한 온도와 공급 전압에 둔감한 CMOS 정전류원," 대한전자공학회논문지, 제34권, 제C-12호, pp. 991-996, 1997.
- [6] 조영재, 배현희, 지룡, 이승훈, "고속 혼성모드 집적 회로를 위한 온칩 CMOS 전류 및 전압레퍼런스 회로," 대한전자공학회논문지, 제40권, 제SC-3호, pp.135-144, 2003.
- [7] C.Yoo and J.Park, "CMOS Current reference with supply and temperature compensation," *Electron Letters*, vol. 43, pp. 1422-1424, 2007.
- [8] R.J.Baker, *CMOS Circuit Design, Layout, and Simulation*, 2nd ed., New York: John Wiley and Sons, 2005.
- [9] J.M.Steinunger, "Understanding Wide-Band MOS Transistors," *IEEE Circuits & Devices* pp. 26-31, 1990.

저자소개



이근호(Geun-Ho Lee)

1994 전북대학교 전기공학과 졸업
1997 전북대학교 대학원 공학석사
2000 전북대학교 대학원 공학박사
2008 미국 콜로라도대학 교환교수

2002~현재 전주대학교 미디어정보학부 부교수
※ 관심분야: 멀티미디어신호처리, VLSI