

ITO/glass 기판위에 제작된 Cross linked PVA 유기 게이트 절연막의 전기적 특성

최진은 · 공수철 · 전형탁* · 박형호** · 장호정†

*단국대학교 전자전기공학과, *한양대학교 신소재공학과, **연세대학교 세라믹공학과

Electrical Properties of Organic PVA Gate Insulator Film on ITO/Glass Substrates

Jin Eun Choi, Su Cheol Gong, Hyeongtag Jeon*, Hyung-Ho Park** and Ho Jung Chang†

†Department of Electronics and Electrical Engineering, Dankook University, Cheonan, 330-714, Korea

*Division of Materials Science and Engineering, Hanyang University, Seoul, 133-791, Korea

**Dept. of Ceramics Engineering, Yonsei University, Seoul, 120-749, Korea

ABSTRACT

The PVA (poly-vinyl alcohol) insulators were spun coated onto ITO coated glass substrates with the capacitors of Glass/ITO/PVA/Al structure. The effects of PVA concentrations (3.0, 4.0 and 5.0 wt%) on the morphology and electrical properties of the films were investigated. As the concentration of PVA increased from 3.0 to 5.0 wt%, the leakage current of device decreased from 17.1 to 0.23 pA. From the AFM measurement, the RMS value decreased with increasing PVA concentration, showing the improvement of insulator film roughness. The capacitances of the films with PVA concentrations of 4.0 and 5.0 wt% were about 28.1 and 24.2 nF, respectively. The lowest leakage current of 1.77 PA was obtained at the film thickness of 117.5 nm for the device with fixed PVA concentration of 5.0 wt%.

Key Words : cross linked PVA, gate insulator, capacitance, leakage current, organic thin film transistor

1. 서 론

유기물을 이용한 유기 박막트랜지스터(organic thin film transistor, OTFT)는 차세대 디스플레이로서 주목을 받고 있는 TFT-LCD(thin film transistor liquid crystal display), OLED(organic light emitting diodes), E-paper 등의 구동소자로서 응용 가능성이 기대되고 있다. 동시에 스마트카드, RFID(radio frequency identification) tag, 바이오센서 등에 응용이 가능할 것으로 기대되며 현재 많은 연구가 진행되고 있다[1,2]. 유기 박막트랜지스터는 기존의 Si wafer를 이용한 반도체 소자에 비하여 저온에서 간단한 공정으로 형성이 가능하다[3]. 특히 최근에는 휴성(flexible) 디스플레이의 구현을 위해 플라스틱(plastic) 기판상에 게이트 유기 절

연층을 형성하여 유기 박막트랜지스터를 제작하는 연구가 활발히 진행되고 있다. 유기 박막트랜지스터 제작시 게이트 절연막의 절연 특성 및 전기적 특성은 소자의 동작 특성에 영향을 미치는 중요한 요소이다. 기존의 SiO_2 , Si_3N_4 , Al_2O_3 등의 무기 절연막은 유기 반도체 활성층 물질과 접촉시 계면특성이 좋지 않아 계면저항의 증가로 트랜지스터의 성능저하를 초래할 수 있다. 이러한 문제를 해결하기 위하여 최근 PVA(polyvinylalcohol), PVP(poly-4-vinylphenol), PMMA(polymethylmethacrylate), PI(polyimide) 등의 고분자 물질을 절연막으로 이용하여 유기박막 트랜지스터를 제작하는 연구가 진행되고 있다[4-6].

본 연구에서 적용한 PVA 재료는 유용한 고분자 절연재료중의 하나로서 유기 박막트랜지스터 분야에서 게이트 절연막으로서 적용을 위한 연구들이 일부 진행되고 있다. PVA는 대표적인 수용성 유기물이며 중크

†E-mail : hjchang@dankook.ac.kr

롬산 암모니움(Ammonium dichromate)을 혼합할 경우 감광성을 가지게 된다. 감광성 PVA를 UV에 노출시키게 되면 중합반응(cross-link)이 일어나며 중합된 PVA는 다른 용매에 대해 반응을 어렵게 한다[7]. 또한 포토 리소그래피 방법을 이용한 패터닝 공정에서 유기 용매나 포토레지스터 현상액을 사용하지 않으므로 반도체 활성층이 입는 막 손상을 줄일 수 있다[8].

본 연구에서는 투명 유기 박막트랜지스터 소자에 응용하기 위하여 ITO(indium thin oxide) 코팅된 유리 기판위에 cross-linked PVA 절연막을 스판코팅법으로 형성하였다. 제작된 MIM(metal-insulator-metal) 캐패시터(capacitor) 소자에 대해 절연층 농도 및 두께에 따른 전기적 특성을 비교, 분석하였다.

2. 실험 방법

Fig. 1은 PVA 절연막의 전기적 특성을 조사하기 위하여 ITO/Glass 기판을 이용하여 제작된 MIM 소자의 단면 구조도를 보여주고 있다. 사용된 기판은 아세톤(aceton), 메탄올(methanol), 이소프로필 알코올(isopropyl alcohol)을 이용하여 초음파 세정후, 질소 가스를 불어서 건조하였다. 또한 기판위의 잔여 수분을 완전히 제거하기 위하여 진공 오븐에서 1시간 동안 건조하였다. 고분자 유기 절연막인 PVA는 DI water를 용매로 사용하여 1.0, 2.0, 3.0, 4.0 그리고 5.0 wt% 농도비로 120°C에서 교반하였다. 전극의 식각 처리시 아세톤과 같은 용매의 영향을 최소화 하기 위하여 경화제인 중크롬산 암모니움과 PVA를 1:6 체적비율로 첨가하여 cross linked PVA를 제작하였다.

Fig. 2는 PVA 유기절연막 용해시 중크롬산 암모늄의 분자식 및 반응식을 표현하였다[9]. ITO 하부전극의 접촉부분을 위해 DI water를 사용하여 lift-off 방법으로 식각 후, 150°C에서 1시간 경화 열처리(curing)를 실시하였다.

PVA 절연막은 스판코팅(spin coating)법으로 약 3000rpm속도로 1분간 수행하였다. 도포된 박막의 두께는 1.0, 2.0, 3.0, 4.0 그리고 5.0 wt%인 경우 각각 약 10.0, 31.6, 65.0, 103.0, 및 117.0 nm의 두께를 나타내었다. 마지막으로 진공열증착 장비(SUNICEL PLUS 200)를 이용하여 120 nm 두께와 직경 1 mm(면적 A: 0.785 mm²) 크기로 Al 상부전극을 증착하여 MIM 구조의 캐패시터 소자를 제작하였다.

제작된 캐패시터 소자는 semiconductor analyzer(Agilent B1500A Semiconductor Device Analyzer 및 HP4280A)를 사용하여 전류-전압(I-V) 및 정전용량-전

압(C-V) 특성을 조사하였다. 박막 두께는 알파스텝(α -step surface profiler) 측정기를 이용하여 측정하였다. 유기절연 박막의 표면형상과 거칠기는 AFM(atomic force micrograph) 측정을 통하여 확인하였다.




Fig. 1. Cross sectional view of the metal-insulator-metal (MIM) capacitor coated on ITO/glass substrate.




Fig. 2. Chemical reaction formula of PVA with ammonium solvent.

3. 결과 및 고찰

3.1. 유기절연막의 농도에 따른 전기적 특성

Fig. 3은 Glass/ITO/PVA/Al 구조를 갖는 캐패시터 소자에서 PVA의 농도에 따른 전류-전압 특성 곡선을 보여주고 있다. 1.0과 2.0 wt%의 농도로 제작된 PVA 절연막은 전압에 따른 전류 특성을 관찰할 수 없었다. 이는 매우 얇은 절연층 두께에서 연속적인 막구조를 갖지 못하고 그에 따른 전기적 터널링(tunneling) 현상에 기인한 것으로 판단된다. PVA 절연층의 농도가 3.0, 4.0 및 5.0 wt%로 제작된 소자의 누설전류는 17.1 pA, 8.85 pA 및 0.23 pA 각각 나타내었다. 전류-전압 특성은 PVA 농도가 증가할수록 누설전류는 감소하는 경향을 나타내었다. 농도가 증가할 경우 누설전류의 증가는 농도증기에 따른 절연 박막의 두께증가와 표면 형상의 개선과 깊은 관련이 있을 것으로 판단된다.

유기 박막 트랜지스터를 제작할 경우, 채널 폭(width, W), 길이 (Length, L), 등의 소자 구조와 게이트 절연층의 누설전류와 정전용량(capacitance, Co)은 트랜지스터의 성능을 좌우하는 요소이다. 식 (1)에서




Fig. 3. The Current-Voltage (I-V) characteristics of insulator films at various concentrations of (a) 3.0 wt%, (b) 4.0 wt%, and (c) 5.0 wt% of PVA polymer.

알 수 있듯이 게이트 절연막의 정전용량이 클수록 트랜지스터의 드레인 전류의 증가와 캐리어 이동도는 향상된다.

$$I_D = \frac{\mu_{FET} C_0 W}{2L} (V_G - V_{TH})^2 \quad (1)$$

여기서, I_D 는 소자의 드레인 전류, μ_{FET} 는 캐리어 이동도, V_G 는 게이트 전압, 그리고 V_{TH} 는 임계전압을 나타낸다. 본 실험에서는 PVA 게이트 절연막의 정전용량 C_0 값을 측정하여 유기 박막트랜지스터 소자에 적용 가능성을 조사하였다.

Fig. 4는 Glass/ITO/PVA/Al 구조를 갖는 캐패시터 소자에서 PVA 절연막의 여러 농도에서의 전압 인가에 따른 정전용량 값의 특성 그래프를 보여주고 있다. Glass/ITO 기판에 증착된 PVA 유기 절연막의 정전용량은 4.0, 5.0 wt%의 농도로 제작된 절연막의 경우 각각 28.1 nF, 24.2 nF 으로 나타내었다. 이는 캐패시터 구조에서 정전용량 관계식인 식 (2)에 의해 계산된 값에 비해 실제 측정값이 다소 작아지는 경향을 보여주었다. 이러한 결과는 계산에 적용한 항목에 대해 실제 크기 (두께와 전극면적)와의 차이점과 공정시 절연막 자체의 특성저하에 기인하는 것으로 판단된다. 한편 3.0 wt% 농도로 제작된 PVA 절연막은 정전용량 값이 측정되지 않았으며 이것은 제작된 박막의 여러 성질 중에서 표면형상 및 치밀도와 크게 관련이 있을 것으로 판단된다. 따라서, 농도에 따른 PVA 박막의 전기적 특성과 표면 형상의 연관성을 조사하기 위해 AFM 분석을 실시 하였다.




Fig. 4. The Capacitance-Voltage(C-V) characteristics of PVA insulator films at the PVA concentrations of (a) 4.0 wt%, (b) 5.0 wt%.

$$C = \epsilon_0 \epsilon_r \frac{A}{d} \quad (2)$$

여기서 ϵ_0 는 진공에서의 유전율($8.85 \times 10^{-12} \text{ F/m}$), ϵ_r 은 PVA의 비유전율 (5), A는 전극면적(0.785 mm^2) 그리고 d는 PVA 절연막의 두께를 각각 나타낸다.

Table 1은 정전용량 관계식 (식 2)에 의해 계산된 값과 측정된 정전용량 값을 나타낸 표이다.

Table 1. Capacitances of the PVA insulating films with calculated and measured values at the PVA concentrations of 3.0 wt%, 4.0 wt% and 5.0 wt%, respectively

| | 3.0 wt% PVA | 4.0 wt% PVA | 5.0 wt% PVA |
|-------------|----------------|----------------|----------------|
| Measurement | - | 28.1 nF | 24.2 nF |
| Calculation | 53.5 nF | 33.8 nF | 29.7 nF |

Fig. 5는 Glass/ITO 기판위에 cross linked PVA를 도포한 절연막의 AFM 표면 형상을 나타내고 있다. 표면 거칠기를 나타내는 RMS(root mean square) 값은 PVA 농도가 3.0에서 5.0 wt%로 증가할수록 2.16에서 1.40 nm로 감소되는 것을 관찰 할 수 있었다.

이러한 결과는 PVA 농도가 증가함에 따라 두께 증가와 함께 절연막의 표면 거칠기가 개선되는 것을 의미하며, 표면형상의 개선은 유기 절연막의 전기적 특성을 향상을 가져올 수 있다.

즉, 유기박막의 표면 거칠기의 감소는 계면 결함밀도를 감소시키고, 이로 인해 누설전류가 감소되어 본 실험에서 PVA 절연물질의 농도 증가가 전기적 특성의




Fig. 5. AFM images of PVA insulator films at various concentrations of (a) 3.0 wt%, (b) 4.0 wt% and (c) 5.0 wt%.

향상에 기여한 것으로 판단된다[10]. 또한 표면 거칠기의 개선으로 인한 박막 접합력의 향상은 치밀한 PVA 절연막을 형성하여 정전용량의 증가 등 전기적 특성의 향상에도 기여한 것으로 판단된다[11].

3.2. PVA 유기 절연막 두께에 따른 전기적 특성

PVA 유기 절연막의 두께에 따른 전기적 특성을 알아보기 위해, 가장 우수한 적기적 특성을 나타내는 커패시터 소자(5.0wt% PVA 농도로 고정)에 대해 박막두께에 따른 전기적 특성을 조사하였다. 도포된 박막의

두께는 spin coating시 RPM 회전수를 조정하여 두께를 조절하였다. 3000, 3500, 4000 rpm인 경우 각각 약 117.5, 98.7 및 83.6 nm의 두께를 나타내었다.

Fig. 6은 제작된 캐퍼시터 소자에서 PVA 절연층의 두께에 따른 전류-전압 특성 곡선을 보여주고 있다. 각각의 두께로 제작된 절연막의 누설전류는 각각 9.54 pA, 6.18 pA, 1.77 pA를 나타내어 117.5 nm의 가장 두꺼운 두께를 갖는 절연막에서 가장 낮은 누설전류 값을 보여주었다. 이 결과는 절연층의 두께가 두꺼울수록 안정되고 치밀한 구조의 박막을 형성하여 전압인가시 박막내 캐리어의 이동도를 증가시키고 전류 누설을 막기 때문이다.




Fig. 6. Current-Voltage (I-V) characteristics of PVA insulator films at different thicknesses : (a) 83.6 nm, (b) 98.7 nm, and (c) 117.5 nm of PVA polymer.

Fig. 7은 제작된 캐퍼시터 소자에서 PVA 유기 절연막의 전압 인가에 따른 정전용량의 특성 그래프이다.




Fig. 7. Capacitance-Voltage (C-V) characteristics of PVA insulator films at different thicknesses: (a) 83.6 nm, (b) 98.7 nm, (c) 117.5 nm.

ITO/Glass 기판에 증착된 PVA 유기 절연막의 정전용량은 83.6, 98.7 및 117.5 nm 두께로 제작된 절연막의 경우 각각 29.2 24.5 및 21.9 nF을 나타내었으며 두께가 얇아짐에 따라 캐패시턴스가 커지는 특성을 나타내었다.

이러한 결과는 일정 농도(5.0 wt%)로 합성한 PVA 절연막의 경우 박막의 치밀도에는 큰 영향을 미치지 않으며 정전용량 값은 식 (2)에서와 같이 박막의 두께에 의존하기 때문으로 판단된다[12].

4. 결 론

유기박막 트랜지스터의 제작에 사용되는 PVA 게이트 절연막의 농도와 두께에 따른 전기적 특성변화를 조사하여 공정 최적화 연구를 수행하였다. 이를 위해 Glass/ITO 기판위에 PVA 박막을 형성하여 MIM 구조의 캐패시터 소자를 제작하였다. PVA 절연층의 농도에 따른 MIM 커패시터 소자의 누설 전류 값은 5.0 wt%의 농도를 갖는 PVA 절연막으로 제작된 소자의 경우 약 23 pA를 나타내어 가장 우수한 특성을 나타내었다. 이때 정전용량은 24.2 nF를 나타내었다. AFM 측정 결과 PVA 절연막의 농도가 3.0에서 5.0 wt%로 증가할수록 RMS 값은 2.16에서 1.40 nm로 감소하여 표면거칠기가 개선되는 경향을 보여주었다. 동일한 농도(5.0wt%)에서 두께별로 제작된 소자의 누설전류는 117.5 nm 절연막 두께의 경우 1.77 pA로 누설전류가 가장 낮은 특성을 나타내었다. 본 실험을 통하여 얻어진 PVA 게이트 절연막의 누설전류와 정전용량 값은 유기박막트랜지스터 소자에 적용이 가능한 수준임을 확인하였다.

감사의 글

이 논문은 2008년(교육과학기술부)의 재원으로 한국학술진흥재단의 지원을 받아 수행된 연구(KRF-2008-314-D00211)의 일부이며 이에 감사드립니다.

참고문헌

- B. K. Crone, A. Dodabalapur, R. Sarpeshkar, A. Gelperin, H. E. Katz, and Z. N. Bao, "Organic oscillator and adaptive amplifier circuits for chemical vapor sensing" *J. Appl. Phys.* Vol. 91, No. 12, pp. 10140-10146 (2002).
- J. H. Lee, S. H. Kim, G. H. Kim, J. I. Lee, Y. S. Yang, H. Y. Chu, J. Y. Oh, L. M. Do and T. Zyung, "Organic transistors using polymeric gate dielectrics" *J. of the Kor. Phys. Soc.*, Vol. 42, pp. S614-S617, (2003).
- R. BAJPAI, V. MISHRA, PRAGYESH AGRAWAL and S. C. DATT, "Surface modification on PMMA : PVDF polyblend: hardening under chemical environment", *Indian Academy of Sci.*, Vol. 25, No. 1, pp. 21-23, (2002).
- S. H. Jin, J. S. Yu, C. A. Lee, J. W. Kim, B. G. Park and J. D. Lee, "Pentacene OTFTs with PVA Gate Insulators on a Flexible Substrate", *J. Kor. Phy. Soc.*, Vol. 44, No. 1, pp. 181-184 (2004).
- S. Y. Kim, T. Ahn, S. M Pyo and M. H. Yi, "Surface modified polymeric gate insulators for pentacene organic thin-film transistors", *Curr. Appl. Phys.*, Vol. 9, No. 5, pp. 913-918, (2009).
- T. Ahn, Y. J. Choi, H. M. Jung and M. H. Yi, "Fully aromatic polyimide gate insulators with low temperature processability for pentacene organic thin-film transistors" *Organic Electronics*, Vol. 10, No. 1, pp. 12-17, (2009).
- M. G. Kane, J. Campi, M. S. Hammond, F. P. Cuomo, "Analog and Digital circuit using organic thin-film transistors on polyester substrates" *IEEE Electron Device Lett.*, Vol. 21, No. 11, pp. 534-536, (2000).
- J. H. Shon, "On the stability of organic field-effect transistor materials" *Appl. Phys. Lett.*, Vol. 79, No. 25, pp. 4163-4164, (2001).
- D. H. Nam, K. D. Park, J. H Park, and K. Y. Han, "Simultaneous Patterning and Passivation of P3HT-OTFTs with Photosensitive Poly Vinyl-alcohol(PVA) Layer" *J. of KIEEME (in Korean)*, Vol. 21, No. 5, pp. 426, (2008).
- I. J. Baek, J. H. Yoo, H. S. Lim, H. J. Chang, and H. Y. Park, "Preparation and properties of PVP gate insulation film for organic thin film transistor" *J. Microelectron. Packag. Soc. (in Korean)*, Vol. 12, No. 4, pp. 359-363, (2005).
- S. C. Bae, S. T. Oh and S. Y. Choi, "Fabrication of thin film transistor on plastic substrate for application to flexible display" *J. of IEEK (in Korean)*, Vol. 40, No. 7, pp. 481-485 (2003).
- B. C. Yoo, S. C. Gong, I. S. Shin, S. B. Shin, H. M. Lee, H. H. Park, H. T. Jeon, Y. C. Jang and H. J. Chang, "Properties of Organic PMMA Gate Insulator Film at Various Concentration and Film Thickness" *J. of KSDET (in Korean)*, Vol. 6, No. 4, pp. 69-73, (2007).

접수일: 2010년 9월 22일, 심사일: 2010년 10월 12일
게재확정일: 2010년 11월 30일