Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

Design of logic process based 256-bit EEPROM IP for RFID Tag Chips and Its Measurements

RFID 태그 칩용 로직 공정 기반 256bit EEPROM IP 설계 및 측정

  • Received : 2010.06.05
  • Accepted : 2010.06.16
  • Published : 2010.08.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we design a 256-bit EEPROM IP using only logic process-based devices. We propose EEPROM core circuits, a control gate (CG) and a tunnel gate (TG) driving circuit, to limit the voltages between the devices within 5.5V; and we propose DC-DC converters : VPP (=+4.75V), VNN (-4.75V), and VNNL (=VNN/3) generation circuit. In addition, we propose switching powers, CG_HV, CG_LV, TG_HV, TG_LV, VNNL_CG, VNNL_TG switching circuit, to be supplied for the CG and TG driving circuit. Simulation results under the typical simulation condition show that the power consumptions in the read, erase, and program mode are $12.86{\mu}W$, $22.52{\mu}W$, and $22.58{\mu}W$ respectively. Furthermore, the manufactured test chip operated normally and generated its target voltages of VPP, VNN, and VNNL as 4.69V, -4.74V, and -1.89V.

본 논문에서는 logic 공정 기반의 소자만 사용한 256bit EEPROM IP를 설계하였다. 소자간의 전압을 신뢰성이 보장되는 5.5V 이내로 제한하기위해 EEPROM의 코어 회로인 CG (Control Gate)와 TG (Tunnel Gate) 구동 회로를 제안하였다. 그리고 DC-DC converter인 VPP (=+4.75V), VNN (-4.75V)과 VNNL (=VNN/3) generation 회로를 제안하였고 CG와 TG 구동 회로에 사용되는 switching power인 CG_HV, CG_LV, TG_HV, TG_LV, VNNL_CG와 VNNL_TG 스위칭 회로를 설계하였다. 일반적인 모의실험 조건에서 read, program, erase 모드의 전력 소모는 각각 $12.86{\mu}W$, $22.52{\mu}W$, $22.58{\mu}W$으로 저전력 소모를 갖는다. 그리고 테스트 칩을 측정한 결과 256bit이 정상적으로 동작을 하였으며, VPP, VNN, VNNL은 4.69V, -4.74V, -1.89V로 목표 전압 레벨이 나왔다.

Keywords

References

  1. http:/www.epcglobalinc.org.
  2. R. Weinstein, "RFID : A technical overview and its application to the enterprise," IT Professional, vol. 7, Issue 3, pp. 27-33, May-June 2005.
  3. 이원재, 이재형, 박경환, 이정환, 임규호, 강형근, 고봉진, 박무훈, 하판봉, 김영희, "UHF RFID 태그 칩 용 저전력 EEPROM 설계," 한국해양정보통신학회논문지, vol. 10, no. 3, pp. 486-495, Mar. 2006.
  4. 백승면, 이재형, 송성영, 김종희, 박무훈, 하판봉, 김영희, "UHF RFID 태그 칩용 저전력, 저면적 비동기 식, EEPROM 설계," 한국해양정보통신학회논문지, vol. 11, no. 12, pp. 2366-2373, Dec. 2007.
  5. G. Yaron et al., "A 16K E2PROM Employing New Array Architecture and Designed-In Reliability Features," IEEE JSSC, vol. SC-17, pp. 833-840, Oct. 1982.
  6. Y. Roizin et al., "C-Flash: An Ultra-Low Power Single Poly Logic NVM," NVSMW/ICMTD 2008, pp. 90-92, May 2008.
  7. www.towersemi.com.
  8. G. H. Lim et al., "Charge Pump Design for TFT-LCD Driver IC Using Stack-MIM Capacitor," IEICE Transactions on Electronics, Vol. E91-C, No. 6, pp. 928-935, June 2008. https://doi.org/10.1093/ietele/e91-c.6.928