Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

Design of a redundancy control circuit for 1T-SRAM repair using electrical fuse programming

전기적 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로 설계

  • Received : 2010.06.26
  • Accepted : 2010.07.21
  • Published : 2010.08.31
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we design a redundancy control circuit for 1T-SRAM repair using electrical fuse programming. We propose a dual port eFuse cell to provide high program power to the eFuse and to reduce the read current of the cell by using an external program supply voltage when the supply power is low. The proposed dual port eFuse cell is designed to store its programmed datum into a D-latch automatically in the power-on read mode. The layout area of an address comparison circuit which compares a memory repair address with a memory access address is reduced approximately 19% by using dynamic pseudo NMOS logic instead of CMOS logic. Also, the layout size of the designed redundancy control circuit for 1T-SRAM repair using electrical fuse programming with Dongbu HiTek's $0.11{\mu}m$ mixed signal process is $249.02 {\times}225.04{\mu}m^{2}$.

본 논문에서는 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로를 설계하였다. 공급전원이 낮아지더라도 외부 프로그램 전원을 사용하여 높은 프로그램 파워를 eFuse (electrical fuse)에 공급하면서 셀의 읽기 전류를 줄일 수 있는 듀얼 포트 eFuse 셀을 제안하였다. 그리고 제안된 듀얼 포트 eFuse 셀은 파워-온 읽기 기능으로 eFuse의 프로그램 정보가 D-래치에 자동적으로 저장되도록 설계하였다. 또한 메모리 리페어 주소와 메모리 액세스 주소를 비교하는 주소 비교 회로는 dynamic pseudo NMOS 로직으로 구현하여 기존의 CMOS 로직을 이용한 경우 보다 레이아웃 면적을 19% 정도 줄였다. 전기적인 퓨즈 프로그래밍을 이용한 1T-SRAM 리페어용 리던던시 제어 회로는 동부하이텍 $0.11{\mu}m$ Mixed Signal 공정을 이용하여 설계되었으며, 레이아웃 면적은 $249.02{\times}225.04{\mu}m^{2}$이다.

Keywords

References

  1. 권오삼, 민경식, "디스플레이 IC 내장형 Dual-port 1T- SRAM를 위한 간단한 시프트 로직 회로를 이용한 데이터라인 리던던시 회로," 전기전자학회논문지, vol. 11, no. 4, pp. 129-136, Dec. 2007.
  2. W. Leung, F. Hsu, and M. E. Jones, "The ideal SoC memory: 1T-SRAM," in Proc. IEEE ASIC/SoC Conf., Sep. 2000, pp. 32–36
  3. R. T. Smith, J. D. Chlipala, J. F. M. Bindels, R. G. Nelson, F. H. Fischer, and T. F. Mantz, "Laser Programmable Redundancy and Yield Improvement in a 64K DRAM," IEEE J. Solid-State Circuits, vol. 16, no. 5, pp. 506-514, Oct. 1981. https://doi.org/10.1109/JSSC.1981.1051630
  4. K. N. Lim, S. S. Kang, J. H. Choi, J. H. Joo, Y. S. Lee, J. S. Lee, S. I. Cho, and B. G. Ryu, "Bit Line Coupling Scheme and Electrical Fuse Circuit for Reliable Operation of High Density DRAM," in Symp. VLSI Circuits. Dig. Tech. Papers, Jun. 2001, pp. 33-34
  5. J. K. Wee, K. S. Min, J. T. Park, S. P. Lee, Y. H. Kim, T. H. Yang, J. D. Joo, and J. Y. Chung, "A Post-Package Bit-Repair Scheme Using Static Latches with Bipolar-Voltage Programmable Antifuse Circuit for High-Density DRAMs," IEEE J. Solid-State Circuits, vol. 37, no. 2, pp. 251-254, Feb. 2002. https://doi.org/10.1109/4.982432
  6. M. Horiguchi, J. Etoh, M. Aoki, K. Itoh, and T. Matsumoto, "A flexible redundancy technique for high-density DRAMs," IEEE J. Solid-State Circuits, vol. 26, no. 1, pp. 12-17, Jan. 1991. https://doi.org/10.1109/4.65704
  7. 이재형, 강민철, 김려연, 장지혜, 하판봉, 김영희, "Logic 공정 기반의 비동기식 1Kb eFuse OTP 메모 리 IP 설계," 한국해양정보통신학회논문지, vol. 13, no. 7, pp. 1371-1378, Jul. 2009.
  8. 조규삼, 김미영, 강민철, 장지혜, 하판봉, 김영희, "외부프로그램 전압을 이용한 8비트 eFuse OTP IP 설계," 한국해양정보통신학회논문지, vol. 1, no. 14, pp. 183-190, Jan. 2009.

Cited by

  1. Design of small-area and high-efficiency DC-DC converter for 1 T SRAM vol.19, pp.2, 2012, https://doi.org/10.1007/s11771-012-1020-7
  2. Study of Energy Saving Lamp System for Sound and Light Double Control vol.590, pp.1662-8985, 2012, https://doi.org/10.4028/www.scientific.net/AMR.590.222
  3. Study of a Numerical Control DC Power vol.246-247, pp.1662-7482, 2012, https://doi.org/10.4028/www.scientific.net/AMM.246-247.619