



전류 제어 방식을 갖는 DC-DC 변환기의 가변 기울기 보상 회로에 대한 연구

정우주·최중호 (서울시립대학교)

I. 요 약

본 논문에서는 전류 제어 방식을 갖는 DC-DC 변환기에 사용되는 기울기 보상회로에 있어서 가변적으로 동작하는 기울기 보상회로를 제안하였다. 시비율이 50% 이상으로 동작하는 DC-DC 변환기의 시스템의 안정도를 유지하기 위해서는, 램프 기울기 보상회로가 반드시 필요하다. 고정적인 기울기의 보상은 동작 범위를 제한하게 된다. 제안된 가변 기울기 보상회로는 넓은 범위의 입력 전압과 출력 전압에 적합하도록 설계 되었으며, LED 드라이버 응용분야에 적용하기 위한 DC-DC 변환기에 사용되었다. 동작을 검증하기 위하여, 0.35- μ m BDC 공정으로 회로를 제작하여 측정하였다.

II. 서 론

최근 컴퓨팅 기기 분야에서 중요한 성능의 하나로서, 이동성을 들 수 있다. 이는 집적회로 기술의 발달로 인하여 각종 응용기기들이 휴대할 수 있도록 발전하고 있기 때문이다. 이러한

휴대기기들의 경우 배터리의 전력은 한정되어 있기 때문에, 전력 효율이 매우 큰 관심중 하나이다. 따라서 배터리 전력을 사용함에 있어서, 높은 효율을 갖기 위해서 여러 가지 종류의 전원 공급회로들이 사용된다. 휴대용 응용기기에서 주로 사용되는 전력 관리 회로는 선형 레귤레이터, DC-DC 변환기, 차지펌프 등이 있다^[1~3].

DC-DC 변환기는 인덕터와 스위치를 이용하여 구성되는데, 입력되는 전력을 인덕터에 저장한 후 출력으로 내보내게 되며, 이론적으로 100% 효율을 가지게 된다. 이러한 높은 효율로 인하여 선형 레귤레이터나, 차지펌프보다 널리 사용된다^[4]. 최근의 집적회로 기술의 발달로 인해 휴대기기 같은 분야에서는 효율의 전력 관리 회로로서 둘 이상의 DC-DC 변환기를 사용하기도 한다^[5~6]. 또한 DC-DC 변환기는 컴퓨터 디스플레이, 가전제품, 자동차 조명 등 많은 전력이 필요한 분야에도 사용되고 있다^[7~8].

DC-DC 변환기는 제어 방식에 따라 전압 제어 방식과 전류 제어 방식으로 나뉘게 된다. 전압 제어 방식의 DC-DC 변환기는 출력 전압만을 이용하여 파워 스위치를 구동하는 펄스를 생성

하기 때문에 매우 간단하다. 하지만 안정적인 주파수 안정도를 갖기 위해서는 LC 공진주파수보다 낮은 스위칭 주파수로 동작시켜야 하기 때문에 주파수 범위가 작은 단점을 가진다^[9]. 이를 보상하기 위해서는 칩 외부소자의 크기가 매우 크게 된다. 하지만 전류 제어 방식의 DC-DC 변환기는 인덕터 전류를 이용하여 파워 스위치를 구동하는 펄스를 생성하기 때문에, LC 공진주파수의 제한을 받지 않게 되고, 전압 제어 방식보다 더욱 안정적으로 동작하게 된다. 물론, 전류 제어 방식의 DC-DC 변환기는 인덕터 전류를 정확하고 효율감소 없이 감지하여야 하는 부담을 가지게 되지만, 전압 제어 방식보다 칩 외부 소자의 개수나 크기를 줄일 수 있기 때문에 많은 분야에서 선호되고 있는 방식이다.


전류 제어 방식을 갖는 DC-DC 변환기는 시비 율이 50% 이상이 될 경우에는 인덕터 전류의 작은 오차로 인하여 발진하는 문제점을 가지게 된다. 따라서 일반적으로 램프 기울기 보상회로를 삽입하여 이를 해결하게 되는데, 이러한 램프 기울기가 고정되어 있을 경우에 입출력 전압의 동작 범위를 제한하게 되며, 루프 개인의 감소를 가져 오게 된다. 따라서 본 논문에서는 램프 기울기 보상방식에 있어서 입력과 출력 전압에 따라 가변적인 기울기를 갖는 기울기 보상 회로를 제안하려고 한다.

III. 본 론

1. 전류 제어 방식의 DC-DC 변환기

전류 제어 방식을 갖는 DC-DC 변환기의 일반적인 블록선도는 <그림 1> 나타나 있다. DC-

DC 변환기는 큰 NMOS 트랜지스터로 구성된 파워 스위치와 인덕터 전류 감지 블록이 포함된 PWM(pulse-width modulation) 생성블록, 주파수 보상기가 포함된 출력 전압의 피드백 네트워크, 그리고 디지털 드라이버 회로로 구성되어 있다. $V_S(t)$ 는 파워 스위치가 켜지는 시간 동안에 인덕터에 흐르는 전류를 감지한 신호이다. 이 신호는 출력 전압의 피드백 네트워크를 통한 신호 $V_F(t)$ 와 비교하고, 주기적으로 리셋 신호가 입력되는 RS-래치를 통해 입력 전압과 출력 전압 사이의 원하는 시비 율을 갖는 PWM 신호를 발생시킨다. 변환기의 높은 이득으로 인하여 출력 전압을 저항 분배한 피드백 전압 V_{FB} 는 기준전압 V_{REF} 와 거의 같아지게 된다. 인덕터에 저장된 에너지를 출력으로 전달하기 위해서는 NMOS 파워 스위치가 켜지는 시간동안에 출력으로 연결하는 스위치가 필요하다. 높은 출력 전압을 형성하기 위해서 외부 다이오드를 사용하는 방법과 NMOS 파워 스위치에 동기화된 동작을 갖는 PMOS 스위치를 사용하는 방법이 있다. <그림 1>의 블록선도에




<그림 1> 전류 제어 방식의 DC-DC 변환기의 블록선도

나타나 있는 방식은 다이오드를 사용하는 방식이다.

전류 제어 방식의 DC-DC 변환기는 시비 율이 50%이상일 경우 저조파 발진 현상(sub-harmonic oscillation)으로 인하여 불안정한 상태가 될 수 있다. <그림 2>에 나타나 있듯이, 정상 동작 중인 변환기의 인덕터 전류 감지 신호에 임의의 오차가 발생하게 되면 몇 주기 후 발진하여서 불안정한 동작을 일으키는 것을 알 수 있다(회색 실선)^[10]. 일반적으로 이를 해결하기 위해서는, 램프 기울기 신호를 피드백 네트워크를 통한 신호 $V_F(t)$ 에서 뺀 $V_F(t) - V_C(t)$ 를 생성한다. 이 신호는 피드백 신호로 부터 음의 기울기를 갖게 되고, 그만큼 루프 이득을 감소시키게 된다. 이 신호와 인덕터 전류를 감지한 신호 $V_S(t)$ 와 비교하여 PWM 신호를 생성하는 방식을 사용하면, 어떠한 인덕터 전류 감지 오차가 발생하여도 몇 주기 이내로 오차가 사라져서 안정적인 동작을 하는 것을 알 수 있다. 이는 <그림 2>의 검은 실선에 나타나 있다.

초기 인덕터 전류 감지 오차를 $V_S(0)$ 이라고 두면, 램프 기울기 보상을 적용하였을 때 N-주



<그림 2> 램프 기울기 보상을 통한 저조파 발진 현상 보상

기 후의 인덕터 전류 감지 오차 값은 다음과 같다^[10].

$$\Delta V_S(N \cdot T) = \Delta V_S(0) \left(-\frac{m_2 - m_c}{m_1 + m_c} \right)^N \quad (1)$$

m_1 과 m_2 는 각각 인덕터 전류 감지 신호의 파워 스위치가 켜지는 시간과 꺼지는 시간 동안의 기울기 값이다. m_c 는 안정도를 위해서 추가된 램프 기울기 보상 회로의 기울기 값이다. 안정적인 동작을 얻기 위해서 (1)에 나타나 있는 오차 값이 0이 되어야 하기 때문에 괄호 안이 1 보다 작아야 한다. 이 조건을 이용하면 다음과 같은 조건을 얻을 수 있다.

$$m_c \geq \frac{1}{2} + m_2 = \frac{1}{2} \frac{V_{OUT} - V_E}{L} \quad (2)$$

(2)에서 L은 DC-DC 변환기에 사용된 인덕터 값이다. (2)에서 알 수 있듯이, 램프 기울기 보상을 하기 위한 최소 조건은 입력 전압과 출력 전압에 연관이 있다. 기존의 방법은 램프 기울기를 외부 저항을 통해서 고정적인 기울기 값을 설정하기 때문에 입력 전압과 출력 전압의 동작 범위를 제한하게 된다.

2. 가변 기울기 보상 회로


(2)의 안정조건에 따라, 램프 보상 회로의 기울기는 파워 스위치의 꺼지는 시간동안 인덕터에 흐르는 전류의 절반 이상으로 해야 한다. 만약에 램프 기울기가 최소조건 보다 크게 되면 루프 이득을 감소시키게 되어 DC-DC 변환기의 정확도가 나빠지게 되고, 반응속도가 나빠지게 된다.

<그림 3>에 제안하는 가변 램프 보상의 접근 방법에 대한 기본 동작의 원리가 나타나 있다. 회색 영역은 식 (2)의 조건을 만족하는 램프 기울기 보상영역을 나타내고 있으며, 영역의 아래쪽 경계선은 식 (2)의 최소 조건을 나타내고 있다. 시비 율이 50% 이하일 경우에는 저조파 발진 현상이 나타나지 않으므로, 램프 기울기 보상의 유무에 관계없이 발진하지 않기 때문에 최소 조건이 존재하지 않는다. 또한 시비 율이 50% 이상의 경우에는 최소 조건이 출력 전압과 입력 전압의 차이에 항상 비례하기 때문에 <그림 3>과 같이 나타나는 것을 알 수 있다. 입출력 전압과 관계없는 고정적인 램프 기울기 m_{c1} 으로 보상을 할 때, DC-DC 변환기가 안정적으로 동작하기 위해서는 m_{c1} 의 값이 식 (2)를 만족해야 하기 때문에 <그림 3>에서 (A)에서 동작하게 된다. 이때 임의의 상황으로 인덕터 전류가 상승하여 시비 율이 증가하게


되면(출력 전압이 상승하거나 입력 전압이 감소하게 될 때) 동작 점은 (B)로 이동하게 되고, DC-DC 변환기가 불안정한 동작영역으로 들어가게 된다. 본 논문에서는 입력 전압과 출력 전압의 변화에 의존하여 가변 적으로 램프 기울기를 변화시켜서, 시비 율이 증가 하더라도 (C) 점에서 동작하도록 하였다. 따라서 동작 조건이 변하더라도 안정적인 동작을 유지하도록 제안하였다.

<그림 4>(a)는 램프 기울기 보상회로를 추가한 PWM 생성 블록의 블록선도이다. OP-AMP의 입출력에 연결된 C_C 는 캐패시터를 GND에 연결한 램프 기울기 회로보다 스위칭 잡음이 감소되는 효과가 있다. 음의 기울기를 갖는 램프 신호는 I_{SLOPE} 가 C_C 로 흘러 들어가서 캐패시터 양단에 전압 차이를 발생 시켜 $V_C(t)$ 를 생성하고, 피드백 네트워크 출력인 $V_F(t)$ 가 합성되어 OP-AMP 출력은 $V_F(t) - V_C(t)$ 의 신호가 된다. 이 신호와 인덕터 전류를 감지한 신호 $V_S(t)$ 와 비교하여 파워 스위치를 원하는 시비 율만큼 구동하는 PWM 신호를 생성하게 된다. 본 논문에서는 I_{SLOPE} 를 조절하여 램프 기울기를 조절하였으며, (2) 식을 만족하는 안정적인 동작을 하도록 설계하였다. 따라서 본 논문에서는 출력 전압과 입력 전압의 차이에 비례하는 전류 I_{SLOPE} 를 생성하는 회로를 제안하였다. 이는 <그림 4>(b)에 나타나 있다.

<그림 4>(b)의 회로는 넓은 범위에서 동작하는 트랜스 컨덕턴스 AMP와 전류 정류 회로로 구성되어 있다. 트랜스 컨덕턴스 AMP는 리니어 영역에서 동작하는 MOS 트랜지스터 2개(M_{IP} , M_{IM})와 이 MOS 트랜지스터들의 드레인 전압을 V_{CNTL} 로 만들어 주기 위한 두 개의 OP-AMP로 구성되어 차동 신호 처리의 선형성이 강화되었



<그림 3> 가변 램프 기울기 보상의 기본 원리




〈그림 4〉 가변 램프 기울기 회로 (a) 램프 신호 생성기가 포함된 PWM 생성 블록 (b) 가변 기울기 전류 생성기

다^[11]. 출력 전류의 차동 신호는 다음과 같이 얻을 수 있다.

$$I_O - I_I = \beta[(V_{OUT} - V_e) \cdot V_{CNTL}] \quad (3)$$

β 는 M_{1P} 와 M_{1M} 의 트랜스 컨덕턴스 파라미터이다. 저항 분배는 입력 전압과 출력 전압이 내부 공급전압 보다 높을 경우 전압을 낮추는데 사용한다.

〈그림 3〉을 보면, 램프 기울기 보상은 DC-DC 변환기의 시비율이 50% 이하 일 때는 필요




〈그림 5〉 가변 램프 기울기 회로의 시뮬레이션 결과

하지 않다. 시비율이 50% 이상이 되는 순간 최소 램프 기울기 값이 갑작스럽게 증가한다. 이를 회로상으로 설계하게 되면, 소자 미스매치로 인하여 시비율이 50% 이상이 되는 순간 램프 기울기가 최소 값을 만족하지 않는 경우가 생길 수 있다. 따라서 본 논문에서는 〈그림 3〉의 점선과 같이 시비율이 50% 이하인 구간에서도 출력 전압과 입력 전압의 차이에 비례하는 기울기를 갖도록 설계하였다. 또한 출력 전압이 입력 전압보다 낮게 되어 Boost 변환기로 동작하지 못하는 구간에서는 기울기 보상을 하지 않도록 하기 위하여 전류 정류 회로를 추가하였다. 〈그림 5〉는 제안된 가변 기울기 전류 생성기의 트랜스 컨덕턴스 시뮬레이션 결과이다. 파형은 V_{CNTL} 을 0.4V부터 0.2V 씩 증가 시켜가면서 시뮬레이션하였다.

IV. 실 험

가변 기울기 보상 회로는 LED 드라이버 회로에 포함되어서 0.35- μ m BCD 공정으로 제작되었다. 〈그림 6〉은 LED 드라이버로 사용된 전류




〈그림 6〉 가변 램프 기울기 회로가 포함 된 전류 제어 방식의 DC-DC boost 변환기의 레이아웃

제어 방식의 DC-DC 변환기의 레이아웃을 보여 주고 있다. 가변 기울기 보상회로의 전체 면적은 $510 \times 100 \mu\text{m}^2$ 이다.




〈그림 7〉은 가변 램프 기울기 회로의 측정 결과를 보여주고 있다. 기울기 전류는 외부 저항에 연결하여 정확하게 측정하였으며, V_{CNTL} 전압을 0.4V, 0.6V, 0.8V로 각각 설정하여 측정을 하였다. 입력 측 전압은 7V로 내부 공급 전압보다

높은 전압 값을 선정하였다. 〈그림 7〉에서 보면 출력 측 전압이 증가할 때 입력 측 전압보다 낮은 전압에서는 전류가 발생하지 않고 입력 측 전압과 같아지는 시점부터 전류가 발생하기 시작하는 것으로 보아 전류 정류 회로가 제대로 동작하는 것을 확인 하였다. 또한 출력 측 전압이 입력 측 전압보다 높은 구간에서 기울기 전류가 선형적으로 증가하는 것 또한 확인 할 수 있다.

서로 다른 시비 율로 동작하여 다양한 동작점의 전류 제어 방식의 DC-DC 변환기의 측정 결과가 〈그림 8〉에 나타나 있다. 〈그림 8(a)〉는 전통적으로 사용하는 고정적인 램프 기울기 보상을 하였을 때, 시비 율이 57%에서 안정적으로 동작하고 있는 DC-DC 변환기의 출력 전압과 출력 전류 과정이다. 출력 전압과 출력 전류의 리플이 각각 200mV와 12mA로써 원하는 리플 값을 출력하고 있다. 이때 입력 전압이 감소하여 시비 율이 70%로 증가 되었을 때 변환기는 더 이상 안정적으로 동작하지 않는 것을 〈그림 8(b)〉에서 보여주고 있다. 저조파 발진현상으로 인해 출력 전압과 출력 전류 리플이 증가한 상태이며 스위칭 주파수가 절반으로 떨어진 것을 알 수 있다. 이는 입력 전압의 감소로 인해 〈그림 2〉의 m_2 가 증가 하였고, 따라서 램프 기울기 보상의 최소 조건이 증가하였음에도 불구하고 고정적인 램프 기울기 보상을 하고 있기 때문에 불안정 영역으로 들어간 것을 알 수 있다. 동작 영역은 〈그림 3〉의 (B)에 해당된다. 그러나 본 논문에서 제안한 가변 램프 기울기 보상 회로를 이용해서 〈그림 3〉의 동작 영역 (C)로 이동 시켜서 동작을 할 경우, 〈그림 8(c)〉와 같이 안정적인 동작을 하는 것을 볼 수 있다.



〈그림 7〉 가변 램프 기울기 회로의 측정결과



〈그림 8〉 DC-DC 변환기의 측정 결과 (a) 고정적인 램프 기울기 보상을 한 시비 율 = 57% 동작 (b) 고정적인 램프 기울기 보상을 한 시비 율 = 70% 동작 (c) 가변적인 램프 기울기 보상을 한 시비 율 = 70% 동작

V. 결 론

본 논문에서는 가변 램프 기울기 보상 회로를 제안하였다. 전류 제어 방식의 DC-DC 변환기의 시비 율이 50% 이상인 조건에서 발생하는 저조파 벨진 현상을 제거하기 위하여 음의 기울기를 갖는 램프 기울기 보상을 반드시 추가해야 한다. 만약 입력 전압과 출력 전압의 조건이 변화하게 되어도, 가변 램프 기울기 보상 회로를 적용한 DC-DC 변환기는 고정 적인 램프 기울기 보상 회로를 적용한 변환기와는 달리, 수동적인 기울기 조작 없이 항상 안정적으로 동작시킬 수 있다. 본 회로는 전류 제어 방식의 LED 드라이버에 사용하여 결과 검증을 하였다.

참고문헌

- [1] Siyuan Zhou, A. Gabriel, and Rincon-Mora, "A high efficiency, soft switching DC-DC converter with adaptive current-ripple control for portable," IEEE Trans. Circuits and Systems II, Vol.53, pp.319–323, April, 2006.
- [2] E. Bonizzoni, F. Borghetti, P. Malcovati, F. Maloberti, and B. Niessen, "A 200mA 93% Peak Efficiency Single-Inductor Dual-Output DC-DC Buck Converter," IEEE International Solid-State Circuits Conference, pp.526–619, Feb., 2007.



- [3] H.N. Nagaraja, D. Kastha, and A. Patra, "Generalized analysis of integrated magnetic component based low voltage interleaved DC-DC buck converter for efficiency improvement," IEEE International Symposiumon Circuitsand Systems, Vol.3, pp.2485-2489, May, 2005.
- [4] S. Sakiyama, J. Kajiwara, M. Kinoshita, K. Satomi, K. Ohtani, A. Matsuzawa, "An on-chip high-efficiency and low-noise DC/DC converter using divided switches with current control technique," IEEE International Solid-State Circuits Conference, pp.156-157, Feb., 1999.
- [5] Lin Chia-Hsiang, Huang Hong-Wei, and Chen Ke-Horng, "Fast transient technique (FTT) in buck current-mode DC-DC converters for low-voltage SoC systems," IEEE Custom Integrated Circuits Conference, pp.25-28, Sept., 2008.
- [6] Huang Ming-Hsin, Chen Ke-Horng, "Single-Inductor Multi-Output (SIMO) DC-DC Converters With High Light-Load Efficiency and Minimized Cross-Regulation for Portable Devices," IEEE Journal of Solid-State Circuits, Vol.44, pp.1099-1111, April, 2009.
- [7] Chang-Seok Chae, Hanh-Phuc Le, Kwang-Chan Lee, Min-Chul Lee, Gyu-Hyeong Cho, and Gyu-Ha Cho, "A Single-Inductor Step-Up DC-DC Switching Converter with Bipolar Outputs for Active Matrix OLED Mobile Display Panels," IEEE International Solid-State Circuits Conference, pp.136-152, Feb., 2007.
- [8] Huang-Jen Chiu, Li-Wei Lin, "A bidirectional DC-DC converter for fuel cell electric vehicle driving system," IEEE Transactions on Power Electronics, Vol.21, pp.950-958, July, 2006.
- [9] Tan F.Dong, "Current-Loop Gain with a Nonlinear Compensating Ramp," Power Electronics Specialists Conference, IEEE, Vol.1, June, 1996.
- [10] Erickson Robert W. and Maksimovic Dragan, "*Fundamentals of Power Electronics*," Kluwer Academic Publishers Group Distribution Centre.

저자소개



정우주

2008년 2월 서울시립대학교 전자전기컴퓨터공학부 학사
2010년 2월 서울시립대학교 전자전기컴퓨터공학과 석사
2010년 3월~현재 티엘아이

주관심 분야 : 아날로그 회로, PMIC 설계

저자소개



최 중 호

1987년 2월 서울대학교 전자공학과 학사
1989년 2월 서울대학교 전자공학과 석사
1993년 12월 University of Southern California, Ph. D.
1994년 3월~1996년 1월 IBM T. J. Watson Research
Center,
1996년 1월~현재 서울시립대학교

주관심 분야 : 아날로그 회로, PMIC 설계