Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

Desiogn of secure IP SAN with high-speed paralllel PS-WFSR

고속 병렬형 PS-WFSR을 적용한 보안 IP SAN 설계

  • 김봉근 (동서대학교 유비쿼터스IT학과) ;
  • 이훈재 (동서대학교 정보통신공학)
  • Received : 2011.08.05
  • Accepted : 2011.08.31
  • Published : 2011.10.31
Download PDF
⟨ Previous Next ⟩

Abstract

Rapid surge in date quantity lead to increase in storage demand from corporate. The existing SAN with fiber channel is being changed to IP-based SAN environment due to installment and maintenance cost. But the IP-based network still have some similar security problems as existing TCP/IP network. Also, for the security reasons of storage traffic, data are encrypted, but with the existing system, data larger than 10G can't be handled. To address security and speed issue, this paper proposes to a structure applied to IP SAN environment with Parallel Structure Word-based FSR (PS-WFSR) as hardware.

최근 급격히 증가하는 정보량으로 인해 기업에서 필요한 스토리지 수요도 점차 증가하고 있다. 기존의 광선로를 이용한 SAN은 설치 및 유지비용 등의 문제로 인해 IP를 이용한 SAN환경으로 전환되고 있다. 그러나 IP 네트워크를 이용하게 됨으로써 기존의 TCP/IP 네트워크에서 발생하는 보안 취약점을 동일하게 가진다. 또한, 스토리지 트래픽의 기밀성을 위해 전송데이터를 암호화 하지만 기존에 사용하는 방식으로 10G이상 대규모 데이터트래픽을 처리할 수 없다. 이러한 네트워크 스토리지의 보안 취약점 및 암호화 속도 개선을 위해 본 논문에서는 병렬 워드기반 스트림암호(PS-WFSR)를 하드웨어로 구현하여 IP SAN 환경에 적용한 구조를 제안한다.

Keywords

References

  1. R. Sever, A. Neslin, Y. Tekmen, M. Askar " A High Speed ASIC Implementation of the Rijndael Algorithm" International Symposium on circuits and systems, Volume 2, Issue 23 , pp. 541-544, 2004.
  2. Kim, N.S., Mudge, T., and Brown, R. "A 2.3 Gbit/s fully integrated and synthesizable AES Rijndael core", Proc. IEEE Custom Integrated Circuits Conference (CICC), San Jose, CA, pp. 193-196, 2003.
  3. H. Kuo and I. Verbauwhede, "Architectural optimization for a 1.82 Gbits/sec VLSI implementation of the AES Rijndael algorithm," Proc. Cryptographic Hardware and Embedded Systems (CHES) 2001, no. 2162 in LNCS, 2001.
  4. Verbauwhede, I., Schaumont, P., and Kuo, H.:'Design and performance testing of a 2.29-GBit/s Rijndael processor', IEEE J. Solid-State Circuits, 38, (3), pp. 569-572, 2003. https://doi.org/10.1109/JSSC.2002.808300
  5. Gurkaynak, F.K., and Burg, A. et al.: 'A 2 Gbit/s balanced AES crypto-chip implementation'. Proc. Great Lakes Symp. on VLSI 2004, pp. 39-44, 2004.
  6. H. Li "Efficient and flexible architecture for AES"IEE proc. on circuits, devices, and Systems, vol. 153, no. 6, 2006.
  7. A. Alma'aitah and Zine-Eddine Abid, "Area Efficient-High Throughput Sub-Pipelined Design of the AES in CMOS 180nm", proceeding of International Design and Test Workshop (IDT'10), pp. 31-36, Dec. 2010.
  8. 이훈재, 도경훈, "워드기반 스트림암호의 병렬화 고속 구현 방안", 한국해양정보통신학회, 제14권, 제4호, pp.859-867, 2010.
  9. NESSIE site at http://www.cosic.esat.kuleuven.ac.be/nessie/.
  10. ECRYPT, eSTREAM site at http://www.ecrpt.eu.org/stream/.
  11. K. Chen, M. Henrickson, W.Millan, J. Fuller, A. Simpson, Ed Dawson, Hoonjae Lee, Sangjae Moon, "Dragon: A Fast Word Based Stream Cipher," LNCS, Vol. 3505, Dec. 2004.