

## 技術論文

DOI:10.5139/JKSAS.2010.39.1.76

## 초고주파 탐색기 신호처리부의 방열설계에 관한 연구

이원희\*, 유영준\*\*, 김호용\*\*\*

A Study on the Thermal Design for A Signal Processor  
in the Micro-Wave Seeker

Won-Hee Lee\*, Young-Joon Yu\*\* and Ho-Yong Kim\*\*\*

## ABSTRACT

This paper focuses on the thermal design of a signal processor in Micro-Wave Seeker. High temperature environment and ESS(Environmental Stress Screening) test condition should be considered in designing a signal processor. First, we performed the thermal analysis to know conditions under which a signal processor is thermally reliable. As a result of thermal analysis, we found that adopting heat transfer block to the thermally fragile components is most efficient, because the heat transfer block can control the thermal loads of the individual components. Next, we verified this solution by numerical simulation and experiment and concluded that thermal reliability of a signal processor can be achieved. Maximum temperature difference between numerical simulation and experiment is about 2°C.

## 초 록

본 논문에서는 초고주파 탐색기 신호처리부의 방열설계 과정을 연구하였다. 신호처리부는 고온환경조건과 초기고장배제시험 조건을 고려하여 설계되어야 한다. 우선, 신호처리부의 열적 신뢰성 검증을 위하여 전산 열해석을 수행하였으며, 해석 결과를 바탕으로 열적으로 취약한 소자에 방열 블록을 적용하였다. 이 기술은 방열블록이 각각의 소자의 열 부하를 조절하기 때문에 효율적인 방열을 할 수 있게 된다. 다음으로 전산모델 결과와 실험 결과를 검증하였으며, 이를 통하여 신호처리부의 열적 신뢰성을 확인하였다. 또한 실험결과와 해석결과의 최대 온도차가 약 2°C임을 알 수 있다.

**Key Words** : ESS Test Condition(초기고장배제시험 조건), Heat Transfer Block(방열 블록), Thermal Loads(열 부하), Thermal Resistance(열 저항), Transient Thermal Analysis(천이 열해석)

## 1. 서 론

유도무기란 목표에 도달할때까지 특정 방법에 의해 유도되는 장치를 가진 무기로써 자체 추진력을 가진 비행체를 의미한다. 이러한 유도무기는 극한의 발사환경 및 비행조건에 노출될 경우 짧은 시간동안 집중되는 고온 환경은 탐색기 내부까지 영향을 줄 수 있기 때문에 탐색기 내부

† 2010년 9월 2일 접수 ~ 2010년 12월 6일 심사완료

\* 정희원, LIG넥스원 기계연구센터  
교신저자, E-mail : whlee76@lignex1.com  
경기 용인시 기흥구 마북동 148-1

\*\* 정희원, 국방과학연구소

\*\*\* 정희원, LIG넥스원 기계연구센터

전자모듈에 대한 효율적인 방열설계가 요구 된다. 특히 탐색기 구성 전자 모듈 중 하나인 신호처리부는 송수신부로부터 수신된 신호를 분석하여 표적신호와 탐색기간의 상대운동을 추출하며, 전파교란을 식별하고, 표적 추적 및 호밍을 유도하는 기능을 수행하여야 하기 때문에 다수의 발열소자가 고밀도로 구성되어 있다. 따라서 신호처리부 각각의 발열소자에 대한 열적 신뢰성 확보 여부는 탐색기의 신뢰성에 영향을 주게 된다.

신호처리부가 열적 신뢰성을 확보하기 위해서는 개발단계에서 신뢰성 검증과정이 필요하다. 따라서 신호처리부의 열적 신뢰성에 영향을 줄 수 있는 각각의 발열소자에 대하여 열해석 및 환경시험을 통하여 열적 안정성 여부를 판단하여야 한다. 열적 안정성 판단은 특정 환경조건에서 발열소자 각각의 동작허용온도 이하에서 동작이 되는 것을 기준으로 하며, 열적 안정성을 확보할 수 있는 방열설계가 이루어져야 한다.

다수의 발열소자를 포함하는 회로모듈에 대한 효율적인 방열을 위하여 금속 하우징 덮개에 방열블록을 적용하여 소자의 열을 직접 상부 덮개로 방출할 수 있도록 하였다. 상부 덮개의 방열회로 구성은 방열블록과 상부덮개 일체형 구조와 방열블록과 상부덮개 분리형 구조의 열전달 특성을 비교 검토하였으며, 소자와 방열블록 사이의 열저항을 최소화 할 수 있는 분리형 구조에서 방열 성능이 향상되는 것을 확인하였다[1].

이러한 방열블록과 상부덮개 분리형 구조의 경우 EMI 차폐를 위하여 방열블록과 상부덮개 사이에 열저항이 큰 EMI 가스켓을 적용하여야 한다. 따라서 강제 대류 열전달을 할 경우 소자에 각각 구성된 분리형 방열블록에서 충분한 방열이 가능하지만 유도무기와 같이 전도방열만으로 발열소자를 냉각할 경우에는 열용량(Thermal capacity)이 중요하기 때문에 방열블록과 상부덮개를 분리할 경우 충분한 방열을 하기 어렵다.

신호처리부의 방열구조는 전도방열에 적합하도록 방열블록과 상부덮개가 일체형으로 설계되어, 실제 유도탄의 운용 조건을 적용하여 장비의 생존을 위해서 반드시 만족해야하는 고온환경시험과 장비의 초기고장을 배제하고, 각 전자 구성품간의 상호작용 시 발생할 수 있는 문제점 및 조립과정에서 발생한 문제점을 사전에 발견하기 위한 초기고장배제시험(Environmental Stress Screening test) 조건을 모두 만족 할 수 있도록 하였다.

본 논문에서는 특정 환경조건에서 소자 수준의 열해석 모델을 구성하여 열해석 모델의 신뢰

성을 개선하여, 신호처리부의 방열설계를 하였다. 또한 열해석과 동일 환경조건에서 신호처리부가 운용 시 시간에 따른 각 소자 표면의 온도를 획득하여 해석결과와 비교하여 해석의 신뢰성 검증 및 신호처리부의 열적 신뢰성을 검증하고자 한다.

## II. 방열설계 조건 및 해석결과

본 논문에서 검토한 신호처리부 조립체는 Fig. 1과 같이 A, B 및 C의 PCB와 하우징 조립체로 구성되며, PCB에 위치하는 주요 발열소자들은 하우징의 방열블록과 접하도록 되어 있다.

### 2.1 해석조건 및 모델

신호처리부에 가해지는 환경조건은 크게 고온/저온 조건과 ESS 시험 조건이 있다. 이때 저온 조건에 대해서는 소자의 Spec. 관리를 통해 각 소자의 열적 신뢰성을 확보할 수 있으므로 별도의 방열설계 프로세스를 언급하지 않는다.

고온조건은 71℃, 60초 이상 운용되며, ESS 시험 조건은 55℃, 10분 이상 장시간 운용되어야 한다. 따라서 위 조건을 충족하기 위해 내부의 주요 소자들이 동작 허용온도 대비 마진을 가질 수 있는 방열설계가 요구된다. 따라서 제작 전 열해석을 통한 신호처리부의 열적 안정성 검증이 되어야만 방열 문제로 발생할 수 성능 불량 발생을 최소화하여 개발비용 및 개발일정을 줄일 수 있다.

Fig. 2는 신호처리부 주요 소자들의 발열량 및 동작허용온도 범위를 보여주고 있다. 각 소자의 발열량은 크지는 않지만 발열밀도(thermal density)가 높기 때문에 짧은 시간동안 동작 허용온도를 초과 할 수 있다. 신호처리부 내의 모든 주요 소자들이 동작 허용온도 범위에서 운용되는지 전산 열해석을 통하여 확인하기 위하여 소자의 특성을 고려한 열해석 모델이 요구된다.




Fig. 1. Schematic of signal processor system




Fig. 2. Thermal specification of components




Fig. 3. Schematic of thermal design

신호처리부의 각각의 발열소자는 방열블록 (heat transfer block)과 PCB를 통하여 전도 열 전달이 이루어지기 때문에 소자와 방열블록 사이의 열저항(thermal resistance)과 PCB의 열전도도 (thermal conductivity)의 영향이 해석 모델에 반영되어야 한다.

Fig. 3은 발열원(heat source)인 소자와 방열블록 배치에 따른 형상을 보여준다. 방열블록은 소자의 방열특성 및 PCB 회로패턴에 따라 상부에만 적용할 것인지 상/하부에 모두 적용할 것인지 판단하게 된다.

발열원과 방열블록 사이의 접촉 열저항을 최소화하여 열전달 효율을 높이기 위하여 방열패드 (thermal pad)와 방열그리스(thermal grease)를 적용한다. 상부 방열블록과 소자는 직접 접촉하므로 방열패드(thermal pad)를 반영하여, 외부의 충격이 소자에 직접적으로 전달되어 불량 발생될 수 있는 가능성을 최소화하면서 열이 전달 될

Table 1. Thermal resistance of thermal pad

Thermal Pad	FPGA & DSP	ADC & Regulator	DDC소자
열전도계수 [W/m-K]	3.0	3.0	3.0
두께[m]	0.0008	0.0008	0.0008
접촉면적[m <sup>2</sup> ]	0.000729	0.0001	0.000361
열저항[°C/W]	0.336	2.667	0.739

Table 2. Thermal resistance of thermal grease

Thermal Grease	Regulator
열전도계수[W/m-K]	0.59
두께[m]	0.00000635
접촉면적[m <sup>2</sup> ]	0.0001
열저항[°C/W]	0.1076

수 있도록 한다. 그리고 하부 방열블록과 PCB 사이에는 접촉 열저항을 최소화하기 위하여 방열그리스(thermal grease)를 적용한다.

Table 1과 2는 각소자의 위치에서 수식 (1)을 이용하여 방열패드와 방열그리스의 열저항 값을 계산하여 나열하고 있으며, 표에서 계산된 열저항값을 해석 모델에 반영하여 실제 열전도 특성이 최대한 반영될 수 있도록 한다.

$$R = \frac{\Delta T}{Q} = \frac{L}{k \cdot A} \tag{1}$$

- R : conduction thermal resistance [K/W]
- Q : heat transfer rate [W]
- k : thermal conductivity [W/mK]
- A : cross sectional area [m<sup>2</sup>]
- ΔT : temperature difference [K]
- L : conduction length [m]

또한 PCB의 전도특성을 최대한 반영하기 위하여 AT&B Bell 연구소에서는 실험결과를 토대로 PCB의 전도특성을 보드 평균화하여 수식을 유도하였으며, 이 수식(2)에 구리층 사용량에 대한 가중치(weighting factor)를 반영해 오차를 줄일 수 있도록 하였다[2],[3].

$$K_{PCB} = 0.8 + 350 \times \left( \frac{\sum_{i=1}^m t_i \times w.f.}{\sum_{i=1}^m t_i + \sum_{j=1}^n t_j} \right) \tag{2}$$

COPPER FOIL	1oz	1. COMP
PREPREG	0.06x1	2. GND1
CCL	0.1T(0.5oz)	3. INT1
PREPREG	0.11x1	4. GND2
CCL	0.1T(0.5oz)	5. INT2
PREPREG	0.11x1	6. GND3
CCL	0.1T(0.5oz)	7. INT3
PREPREG	0.11x1	8. PWR1
CCL	0.1T(0.5oz)	9. PWR2
PREPREG	0.11x1	10. INT4
CCL	0.1T(0.5oz)	11. GND4
PREPREG	0.11x1	12. INT5
CCL	0.1T(0.5oz)	13. GND5
PREPREG	0.11x1	14. INT6
CCL	0.1T(0.5oz)	15. GND6
PREPREG	0.06x1	16. SOLD
COPPER FOIL	1oz	

Fig. 4. 16Layer of printed circuit board




Fig. 5. Simplification of analysis model

Fig. 4는 신호처리부 조립체에 적용된 16층 PCB 구성을 보여주고 있다. PCB의 구성을 이용하여 해석 S/W에서 얻어진 열전도도 값은 27.8[W/mK]이며, 값에 대한 신뢰성 검증을 위하여 식(2)에 조건을 대입하여 얻어진 열전도도 값과 비교하였다. 수식을 계산해 얻어진 값은 26.0[W/mK]으로 해석 S/W의 값과 7% 이내의 오차범위에 있는 것을 확인 할 수 있었다.

소자수준의 해석모델은 복잡한 형상으로 인하여 최적 격자 생성을 위한 모델 단순화 작업이 필요하다. 모델 단순화 작업 시 Fig. 5와 같이 방열 특성에 지배적인 영향을 줄 수 있는 열용량을 고려하여 실물과 동일한 체적을 유지 할 수 있도록 하우징 및 PCB의 형상을 단순화 하였다.

2.2 해석방법

본 논문에서는 열해석 도구로 상용 소프트웨어인 Icepak 12.1을 사용하여 천이열해석(transient thermal analysis)을 하였다. 특정 환경에서 짧은 시간동안의 온도변화를 해석을 통해 예측하기 때문에 정확한 해석 모델 구현이 중요하다. 해석 결과의 신뢰도를 높이기 위해서는 각 소자의 특성을 반영한 소자 수준의 해석 모델 구

현이 필요하며, 이는 해석 S/W에서 제공하는 Macro(IC Packages)를 적용하여 소자 내부의 열전도 특성이 잘 나타날 수 있도록 하였다.

2.3 고온조건

방열구조가 없는 신호처리부의 고온환경 해석 결과를 통하여 방열설계 개선점을 도출하였다.

71℃의 고온환경에서 60초 동안 신호처리부가 운용될 경우, A, B 및 C 보드의 온도분포를 Fig. 6에서 보여주고 있다. 온도분포에서 A보드에서 온도분포가 높게 형성되는 것을 알 수 있으며, 기타 보드의 경우 상대적으로 낮은 온도 분포를 보임을 알 수 있다.

Table 3은 신호처리부에 적용되는 각 소자의 동작 허용온도 대비 온도 마진을 보여주고 있다. A, B 및 C 보드에 다수의 동일 소자가 적용된 경우, 가장 온도 상승이 큰 소자에 대해서 Table 3




Fig. 6. Temperature contour of A, B and C boards without thermal block (High temp. condition, 71℃)

Table 3. Temperature margin of components without thermal block

Components	Operating Temp. Range	Data	Margin
FPGA	Max. Junction : +125℃	94.9℃	24%
DSP	Case : +85℃	106.7℃	Fail
DDC	Max. Junction : +150℃	89.8℃	40%
ADC	Max. Junction : +150℃	123.9℃	17%
DDS	Max. Junction : +150℃	80.3℃	46%
OP-AMP_A	Max. Junction : +150℃	93.4℃	38%
OP-AMP_B	Max. Junction : +175℃	79.4℃	55%
Regulator_A	Max. Junction : +150℃	107.3℃	28%
Regulator_B	Max. Junction : +150℃	145.7℃	3%

에 나타내었다. 신호처리부 운용 시 주요 소자들의 온도가 상승하게 되어 A보드를 구성하고 있는 FPGA, DSP, ADC 및 Regulator 소자들에서 동작 허용온도 대비 획득 온도의 마진이 상대적으로 작으며, 신호처리부에서 연산을 하는 DSP 소자의 경우 허용온도인 표면온도 85℃를 초과 상승하는 것을 알 수 있다.

**2.4 열전달 증대 방안**

신호처리부가 운용 시 주요 소자의 온도가 동작 허용온도 이상 상승하거나 온도마진이 작은 소자에 대하여 방열설계가 이루어져야 한다.

신호처리부는 구조적으로 강제대류를 이용한 방열설계가 불가능하기 때문에 방열블록(heat transfer block)을 이용하여 소자에서 발생한 열을 하우징으로 전도시켜 소자에서 발생한 열을 하우징으로 전도시켜 소자에서 발생한 열부하를 최소화 할 수 있도록 한다. 방열블록은 소자의 방열구조에 따라 적용범위를 결정하여 상부 및 하부에 열유로를 구성한다.

DSP 소자 및 FPGA 소자등과 같이 상부 방열 구조를 가지면서 온도 마진이 적은 소자의 경우, 방열블록을 상부에 적용하여 소자의 최고점 온도(junction temperature)를 낮출 수 있도록 설계하였고, Regulator 소자와 같이 하부 방열구조를 가지는 소자의 경우, 방열블록을 상부 및 하부에 적용하여 소자의 최고점 온도를 낮출 수 있도록 한다.

PCB 설계 시 Regulator 소자의 방열을 위하여 실장부에 열경로(thermal vias)를 구성하였으나, 보수적인 해석을 위하여 해석 모델에는 반영하지 않았기 때문에 실제 소자의 온도분포 보다 높은

**Table 4. Temperature margin of components with thermal block**


Components	Without H/T Block	With H/T Block	Margin	Decrease Temp.
FPGA	94.9℃	82.2℃	34%	12.7℃
DSP	106.7℃	75.9℃	11%	30.8℃
ADC	123.9℃	96.3℃	36%	27.6℃
Regulator_A	107.3℃	92.7℃	38%	14.6℃
Regulator_B	145.7℃	125.1℃	17%	20.6℃

온도분포가 형성되어 진다. Fig. 7에서는 고온조건에서 방열블록을 적용한 각 보드에서는 온도분포를 보여주고 있으며, Table 4는 A보드에 적용된 열적으로 취약한 소자들의 동작허용온도 대비 온도 마진을 보여주고 있다. Fig. 7과 Table 4에서 각각의 방열소자 및 보드는 방열블록으로 열을 방출하여 방열블록이 없는 경우 대비 온도가 낮아 졌음을 알 수 있다.


방열블록 적용 시 주요소자들의 최고점온도 및 표면온도는 소자별로 각각 12.7℃에서 30.8℃의 온도차를 가지고 낮아지는 것을 알 수 있다. 방열소자들은 소자별 동작허용온도 대비 최소 11%이상 온도마진을 확보하였으며, 초기온도 71℃ 대비 대략 5℃ 상승한 것으로 시간에 따른 온도 상승률은 크지 않음을 알 수 있다.

**2.5 ESS 시험조건**

고온조건에서 열적 신뢰성을 만족하는 신호처리부 해석 모델이 ESS(Environmental Stress Screening) 시험조건에서도 만족하는지 해석을 통하여 검증하였다.



**Fig. 7. Temperature contour of A, B and C boards with thermal block (High temp. condition, 71℃)**



**Fig. 8. Temperature contour of A, B and C boards with thermal block (ESS condition, 55℃)**

**Table 5. Temperature margin of components with thermal block**

Components	With H/T Block 71°C, 60s	With H/T Block 55°C, 600s	Margin
FPGA	82.2°C	91.4°C	27%
DSP	75.9°C	82.2°C	2%
ADC	96.3°C	103.9°C	30%
Regulator_A	92.7°C	105.7°C	29%
Regulator_B	125.1°C	139.5°C	7%

Fig. 8은 ESS 시험 조건인 55°C의 환경에서 10분 동안 운용 될 경우의 A, B 및 C 보드의 온도 분포를 보여주며, Table 5는 55°C, 10분 조건에서 신호처리부에 적용되는 각 소자의 동작 허용온도 대비 온도 마진을 보여주고 있다. 각 보드에 포함되어 있는 소자들은 동작 허용온도 대비 획득 온도의 마진을 최소 2% 이상 가지고 있음을 알 수 있다.

온도 마진이 2% 이상으로 충분하지는 않지만 해석의 경우 발열량 및 방열조건에 대하여 보수적으로 구현하기 때문에 실험결과가 2% 이상의 마진을 가지게 되므로 ESS시험에 따른 열적 안정성 확보에는 문제가 없다.

ESS 시험 조건은 ESS 시험 조건에서는 고온조건 대비 운용시간이 10배가 증가되지만 초기온도 및 주변온도가 고온조건 대비 16°C 낮으며 온도 증가 기울기가 동작 초기 대비 점차 완만해지기 때문에 2% 이상의 온도마진을 가지고 열적 안정성을 확보할 수 있게 된다.

### III. 실험방법 및 결과

해석을 통한 방열설계를 신호처리부 제작에 반영하고, 제작 된 신호처리부가 해석 결과와 같이 열적 안정성을 확보하는지 확인하기 위하여 고온환경 조건 및 ESS 시험 조건에서 실험을 진행하였다.

#### 3.1 실험방법

주요 소자에 온도센서가 설치된 신호처리부를 Fig. 9와 같이 항온항습챔버 내부에 위치시키고 챔버 외부의 온도기록계(Data Logger)와 연결하여 PC를 통해 온도변화를 확인 할 수 있도록 하였고, 신호처리부에 최대 운용 파형을 입력해서 각 소자들이 최대 발열량을 가지도록 하였다.




Fig. 9. Set-up of the temperature measuring test




Fig. 10. Temperature measuring points & position

각 발열소자의 온도측정을 위해 비접촉식 온도 측정 방법을 적용할 경우 발열소자를 포함한 A, B 및 C 보드가 방열블록을 포함한 하우징 내부에 위치하기 때문에 측정이 어렵다. 따라서 대표적인 접촉식 온도 측정 방법인 열전대(thermo-couple)를 사용하였다[4].

Fig. 10은 시스템 내부 열전대 배치 및 조립 후의 단면에서 열전대의 위치를 보여준다. 이미지에서 각 발열소자들의 온도를 측정할 수 있도록 소자상단 중심에 열전대를 위치 시켰으며, 조립 시 하우징 방열블록면의 열전도성패드(thermal pad)와 발열소자 사이에 열전대 비드가 위치하도록 하였다. 두께가 0.45mm이하의 열전대를 사용하여 하우징 조립 시 열전도성패드에 압입되어 방열블록과 소자 사이의 방열구조에 영향을 주지 않는다.




Fig. 11. Position of thermal materials

제작된 상부 및 하부 방열블록에 방열패드와 방열그리스를 Fig. 11과 같이 적용하였다. 방열패드는 방열블록의 표면을 완전히 덮을 수 있도록 구성하였고, 방열그리스는 하부 방열블록 표면에만 얇게 도포 될 수 있도록 한다.

**3.2 고온실험**

챔버온도를 71℃로 유지하고 신호처리부의 내부 측정 소자의 온도가 71℃로 유지 될 수 있도록 안정화 시간을 가진 후 온도기록계를 이용하여 확인한다. 신호처리부의 온도가 71℃로 안정화되면 신호처리부의 전원과 과형을 입력하여 각 소자들이 동작함에 따른 온도변화를 60초 동안 기록한다. 이때 신호처리부의 열적 안전성을 고려하여 허용온도 마진이 가장 적은 DSP 소자의 표면온도를 온도기록계로 측정하여 실시간으로 확인할 수 있도록 하며, 측정온도가 60초 운용시간 동안 동작 허용온도 이상 올라가는지 확인한다.

71℃의 고온조건에서 시간에 따른 온도 측정값은 Fig. 12와 같다. 신호처리부 60초 운용시간 동안 각 소자들은 동작허용온도 범위 내에서 온도상승이 이루어지며, 60초 운용 시에도 열적으로 안전하다는 것을 알 수 있다.




Fig. 12. Temperature curve of components, 71℃




Fig. 13. Temperature curve of components, 55℃

**3.3 ESS 시험조건 온도실험**

고온실험과 같이 챔버온도를 55℃로 안정화 시간을 가진 후 온도기록계를 각각의 발열 소자가 55℃로 안정화 되었는지 확인한다.

신호처리부의 온도가 안정화되면 10분 동안 동작시켜 각 소자의 온도 변화를 온도센서를 통해 측정한다. 이때 신호처리부의 열적 안전성을 고려하여 허용온도 마진이 적은 DSP 소자의 표면온도를 온도기록계로 측정하여 실시간으로 확인하고, 측정온도가 10분 후 동작 허용온도 이상 올라가는지 확인한다.

55℃의 온도조건에서 시간에 따른 발열소자 표면 온도 측정값은 Fig. 13과 같다. 600초 운용 시에도 각소자의 온도가 허용온도 내에서 유지되어 열적으로 안전하다는 것을 실험을 통하여 검증하였다.

**IV. 고찰**

Table 6은 신호처리부 구성 소자 중 열적으로 가장 취약한 A보드 DSP 소자의 해석 및 실험 결과의 온도 차이를 나타내고 있다.

측정온도는 실험결과보다 해석결과에서 높게 형성되었으며, 이는 제품의 열적 안전성을 고려하여 보수적인 해석모델을 구성하였기 때문이다. 해석결과 및 실험결과에서 시간에 따른 DSP 소자 온도 특성을 비교해 보면 해석결과에서 초기 온도상승이 상대적으로 크게 이루어져서 30초까지는 해석과 실험의 온도값 차이가 점차 증가되는 현상을 보이지만 이후 온도상승률이 거의 같아지면서 대략 2.0℃의 온도차를 유지함을 알 수 있다. 또한 초기 온도 차가 0.7℃임을 고려할 경우 실질적인 60초 운용동안의 해석 및 실험결과에서 온도차는 최대 1.3℃ 이하로 형성되는 것을 알 수 있다. 본 실험을 통하여 시간에 따른 소자

Table 6. Temperature comparison

Time (sec)	DSP-해석	DSP-실험	온도 차
0	71℃	70.3℃	0.7℃
10	72.3℃	71.7℃	0.6℃
20	73.4℃	72.5℃	0.9℃
30	74.7℃	72.9℃	1.8℃
40	75.1℃	73.3℃	1.8℃
50	75.5℃	73.6℃	1.9℃
60	75.9℃	73.9℃	2.0℃

Table 7. Temperature margin of components

	0s	60s	120s	180s	240s	300s
FPGA	71℃	82.2℃	86.4℃	89.6℃	92.4℃	95.1℃
DSP	71℃	75.9℃	78.6℃	81.1℃	83.7℃	86.1℃
ADC	71℃	96.3℃	99.4℃	102.4℃	105.2℃	107.7℃
Re_A	71℃	92.7℃	99.3℃	103.3℃	106.5℃	109.3℃
Re_B	71℃	125.1℃	132.2℃	136.5℃	139.8℃	142.8℃




Fig. 14. Temperature contour of A board

의 온도특성이 해석의 측정값과 상당부분 일치하는 것을 알 수 있으며, 해석모델에 대한 신뢰성을 검증 할 수 있다.

고온운용 조건인 71℃, 60s에서 신호처리부 해석결과 온도 마진으로 확보하고 있으므로 신호처리부의 최대 운용시간을 예측하기 위하여 300s까지의 온도 분포를 확인하였다.

Table 7에서 시간에 따른 부품별 허용온도 기준이 되는 위치의 온도를 보여주고 있다. 해석결과 고온조건에서 300s까지 운용할 경우 DSP소자에서 허용온도 범위를 넘는 온도를 형성하는 것을 알 수 있다. 따라서 고온조건에서 최대 5분을 넘기지 않도록 운용시간을 정해야 한다. Fig. 14는 이때의 A보드의 온도분포 변화를 보여주고 있다.

## V. 결 론

본 연구에서는 고온조건 및 ESS 시험 조건하에 신호처리부의 열적 안전성을 확보하기 위하여

해석을 통한 방열설계와 온도실험을 수행하였으며, 해석결과 및 실험결과를 비교 분석하여 소자 수준의 해석모델의 정확도와 신호처리부의 열적 안정성을 검증하였다.

(1) 해석을 통한 분석결과 신호처리부의 열적 안전성을 확보하기 위해서 발열원의 상부 및 하부에 효율적인 방열을 위한 방열블록을 적용하였으며, 방열블록을 통해 소자에서 발생한 열부하를 최소화시켜 주요 소자들의 최고점 온도 및 표면온도가 방열블록 유무에 따라 12.7℃ 이상의 온도차를 가지고 낮게 형성될 수 있도록 설계하였다.

(2) 실험값과 해석값을 비교한 결과 각각의 측정값이 최대 1.3℃ 온도차를 보이는 것을 확인하여 상세 방열 설계모델의 신뢰성을 검증하였으며, 또한 가장 열적으로 취약한 A보드의 DSP소자는 71℃ 고온조건에서 60초 동안 운용 시 약 76℃ 이하의 온도값을 보이며, 허용온도 85℃ 대비 10% 이상의 온도마진을 확보하였다.

상기 기술된 과정을 통해 신호처리부의 열적 안정성을 확보 할 수 있는 방열설계를 하였다.

## 참고문헌

- 1) M. Hodes, C. Bolle, P. Kolodner, "Efficient Cooling of Multiple Components in a Shielded Circuit Pack", ASME Vol.129, pp. 216~218, 2007.
- 2) J.Y. Kim and B.G. Kim, "Thermal Analysis of Electronic Devices in an Onboard Unit Considering Thermal Conduction Environment" IEEK, 2006.
- 3) K. Azar and J.E. Graebner, "Experimental Determination of Thermal Conductivity of Printed Wiring Boards" in Proc. of IEEE SEMI-THERM Symposium, 2004.
- 4) J.L. Kim, "Implementation of the Temperature Control System Using K-type Thermocouple", KSCI, 2004.