

솔더조인트의 신뢰성 표준화를 위한 취성파괴 메커니즘 및 평가법 연구

김강동¹ · 허석환^{1,†} · 장중순²

¹삼성전기(주), ²아주대학교 산업정보시스템공학부

Failure Mechanism and Test Method for Reliability Standardization of Solder Joints

Kang-Dong Kim¹, Seok-Hwan Huh^{1,†} and Joong-Soon Jang²

¹Samsung Electro-Mechanics, Suwon 443-743, Korea

²Division of Industrial & Information Systems Engineering, Ajou University, Suwon 443-749, Korea

(2011년 9월 20일 접수: 2011년 11월 23일 수정: 2011년 12월 26일 게재확정)

초 록: 솔더 접합부의 품질·신뢰성 문제는 얼라인먼트(Alignment)문제로 발생한 오픈불량, 기관 휨에 의한 HIP(Head In Pillow)불량, 열팽창 차이에 의한 솔더자체 크랙과 기계적인 충격에 의한 IMC층의 크랙이 중요한 불량이다. 특히 기관 소형화와 표면처리의 변화가 진행 되면서, 솔더 범프와 기관 사이 IMC층의 취성파괴가 더욱 이슈화가 되면서 연구가 활발하다. IMC의 형성과 성장 및 취성파괴의 메커니즘 연구를 통하여 기존 평가방법의 변별력 향상, 계량화 등의 개선이 필요하고, IMC 취성의 수준 향상 등 크랙에 대한 신뢰성 향상 방향을 위한 연구 방향을 제시하고자 한다.

Abstract: With regard to reliability of solder joint, the significant failures include open defects that occurs from alignment problem, Head in Pillow by PCB's warpage, the crack of solder by CTE mismatch, and the crack of IMC layer by mechanical impact. Especially as PCB down-sizing and surface finish is under progress, brittle failure of IMC layer between solder bump and PCB pad becomes a big issue. Therefore, it requires enhancing the level of difficulty in the existing assessment method and improving the measurement through the study on the mechanism of IMC formation, growth and brittle failure. Under this circumstance, this study is intended to suggest the direction of research for improving the reliability on the crack such as improvement of IMC brittle fracture.

Keywords: Solder Bump, Intermetallic compound, Brittle fracture, Solder joint, Reliability

1. 서 론

지난 10여 년간 IT와 융합화 산업이 급속도로 발전하면서 핸드폰, 노트북, PDA 등 IT관련 소형 전자기기(mobile devices)의 소형화가 가속화 되고 있다. 이는 Fig. 1에서와 같이 기관의 소형화 및 고다층화가 중요한 요소로 부각되면서 반도체 칩과 기관의 전기적 접속을 위한 솔더 조인트(Solder joint)의 신뢰성도 같이 중요한 요소로 대두되고 있다. 하지만 IT 융합 가전기기의 소형화는 솔더 조인트의 취약성을 증대시켰고, 솔더 조인트와 관련된 대표적 불량은 다음과 같다.

- 셀프 얼라인먼트(Self-alignment) 부족에 의한 미스얼라인먼트(Mis-alignment) 불량
- 기관 휨이나 Non-wet으로 발생하는 Fig. 2 (a)와 같은 HIP(Head In Pillow) 불량¹⁾
- Si die와 유기기관의 열팽창 계수 차이에 의한 솔더불 자체 크랙(Crack) 불량^{2,3)} (Fig. 2 (b)의 ①)
- 솔더조인트와 접합패드의 계면 화합물층 (Intermetallic

compound layer)에서의 취성파괴(Fig. 2 (b)의 ②, ③, ④) 솔더에 들어 있는 납성분은 환경과 인체에 대한 유해성으로 인해 유럽 연합에서는 2006년 7월 이후로 납이 포함된 전자제품의 판매를 금지하는 등 전 세계적으로 납의 사용을 규제하고 있다. Zribi 외 연구자들은 RoHS 대응으로 납 대체용인 Sn/Ag계 무연 솔더에 Cu, In 등의 미량 합금원소를 첨가하여 재료의 물리적, 화학적 특성이

		(Unit : μm)				
		2008	2009	2010	2011	2012
Routing Density	Build-up L / S	12/12		10/10	8/8	7/7
	Via/Pad Registration	60/90 ± 15	55/85 ± 15	50/70 ± 10	≤ ± 10	≤ ± 9
	Bump Pitch	120		100	≤ 100	≤ 90
	Min. SRO Registration	70 ± 13.5		70 ± 12.5	≤ 70 ± 10	≤ 60 ± 8
	Solder	37Pb/63Sn → 96.5Sn/3.5Ag, SAC305 (Low-α)				
Material	Surface finish	ENIG, OSP, IT, ENEPIG, ENIG+EG, ENEPIG+EG, Ni/Cu + α				

Fig. 1. Road map of substrate

[†]Corresponding author
 E-mail: shhuh12@gmail.com




Fig. 2. Failure modes of solder joints^{3,21}: (a) Head in pillow, (b) schematic and the 8 types fracture modes for solder joints.




Fig. 3. Schematic of FC-BGA package.

솔더로써 적합하지를 검토하였고, 기판의 종류, 솔더링 조건의 최적화와 함께 솔더 재료의 물성 향상도 지속적인 연구가 진행되었다.^{4,5)}

솔더 조인트의 신뢰성 연구는 Fig. 3의 솔더 조인트 1 (Board level package)와 솔더 조인트 2 (Wafer level package)로 구분되며, 솔더 계면부의 금속간 화합물층 (IMC layer)의 취성파괴에 초점을 맞추고 있다. 이들 취성파괴는 솔더의 조성, 표면처리 종류 그리고 Reflow 조건 등에 의존한다. 취성파괴로 인한 문제점을 개선하고자 하는 연구와 그 결과를 검증하기 위한 IMC층 평가법에 대한 연구 등도 많은 연구가 진행중이다.⁶⁾ Board level package 솔더 조인트의 IMC층을 평가하기 위한 방법으로는 밴딩 테스트(bending test), 낙하 테스트(drop test), 나노 인덴테이션(nano_indentation) 등이 있지만, 플립칩의 범프 피치(Bump Pitch)가 급속히 소형화되면서 평가의 어려움을 겪고 있으며, 더욱 정확한 평가 방법을 개발하기 위한 연구도 필요한 실정이다.³⁾ 따라서 본 연구에서는 이들 취성파괴의 연구 결과와 표준 평가에 대한 조사를

통하여 추가적인 연구 방향을 제안하고자 한다.

2. IMC의 취성파괴 메커니즘

솔더 조인트의 취성파괴는 1) 키켄달보이드 (Kirkendall void), 2) 스폐링 (Spalling), 3) 갈바닉 부식 반응에 의한 Black pad 와 같은 3가지 대표적인 메커니즘이 있다.

1) 키켄달보이드 (Kirkendall void)

키켄달보이드는 전해 Cu 도금된 배선 기판에서 무연솔더와 솔더링이 이루어질 때 Cu와 Sn의 금속간 화합물 형성에 의해서 많이 발생하는 결함이다. Peng와 Yamanaka 등의 연구^{6,22)}에 의하면 Cu 배선 기판에 솔더링 시 Cu와 Sn이 반응하여 Cu₆Sn₅와 Cu₃Sn의 금속간 화합물이 계면에 형성되고, 또한 Cu와 Sn의 확산 쌍에서 Cu₃Sn이 성장하는 동안 Cu와 Sn의 고유 확산계수(intrinsic diffusivity) 차이에 의해 Cu원자가 Sn원자보다 빠르게 확산이 진행된다. 이와 같은 확산속도의 차이로 인해 잉여 기공이 발생하게 되고, 이로 인해 Cu₃Sn 내부 또는 Cu₃Sn/Cu 계면에 키켄달보이드가 형성된다. 일반적으로 키켄달보이드는 IMC층의 두께를 감소시키기 위해 첨가되는 첨가제에 의해서도 보이드의 양과 분포가 영향을 받는다. 이황화물(SPS) 첨가제 사용시 계면의 에너지를 낮추기 위해 S가 Cu 표면이나 결정 입계에 편석하게 된다. S가 Cu/Cu₃Sn 계면에 편석하면 계면에너지가 낮아지게 되고 보이드 핵 생성을 위한 에너지는 감소하게 된다. 즉, S함량이 증가할수록 Cu/Cu₃Sn의 계면에서 보이드의 생성 및 성장이 용이해진다. 결국은 재료 내부의 보이드 형성으로 외부 환경에서 응력이 가해졌을 때, 보이드에서 응력 집중으로 인한 파괴가 발생한다.




Fig. 4. Black pad¹³⁾: (a) black pad on electroless Ni and (b) magnified image.

2) 스폐링(spalling)

Ho에 의하면 금속간 화합물 스폐링(spalling)은 주로 박막금속 층을 사용할 때 반응 층이 모두 소모되고 나면 금속간 화합물이 하부층인 Cr, Ti 등과의 접착력이 없어지기 때문에 발생하게 된다.⁷⁾ 또한 무전해 Ni-P/Au 표면처리 기판에서 솔더링 진행 시에 표면처리가 전부 소모되지 않아도 바늘 모양의 금속간 화합물이 쉽게 스폐링 된다. 이 현상이 Ni-P/Au 표면처리 기판에서 솔더 조인트의 취성 파괴에 영향을 주는 인자로 알려져 있다⁷⁾. 스폐링 현상은 솔더의 dewetting을 야기시키고 솔더접합부의 접착력을 저하시켜 기계적 신뢰성에 영향을 준다. Ni-P/Au 표면처리 기판에서 Ni₃Sn₄ 화합물로 확산된 Sn과 P-rich layer(Ni₃P)와의 반응에 의해 Ni₃SnP층이 형성된다.^{7,8)} 기판의 Ni이 솔더 쪽으로 확산됨에 따라 결정화 되는 Ni₃P층이 많아지게 되고, 이에 따라 Ni₃SnP층은 계속 성장하게 된다. 성장한 Ni₃SnP층은 Ni₃Sn₄의 스폐링을 유발한다. 스폐링은 무전해 Ni-P의 P함량, 리플로우시간, 솔더량 등에 영향을 받는 것으로 보고되었으며⁹⁾, 스폐링 후 Ni-P층이 용융된 솔더와 직접 접촉하게 되어 Ni-P 층의 결정화가 가속화되고, Ni₃P상이 Ni₂P상으로 변태되어 Ni-P층의 부피가 감소됨에 따라 인장응력의 발생으로 Ni-P층 내부에 크랙이 발생한다고 보고되었다.¹⁰⁻¹²⁾

3) 갈바닉 부식 반응에 의한 Black Pad

무전해 니켈/금 도금(Electroless Ni/Immersion Au, ENIG)은 솔더링 특성이 우수하며 균일한 표면을 형성시킬 수 있

기 때문에 고밀도 SMT(Surface Mount Technology)와 BGA(Ball Grid Array), FC BGA(Flip Chip Ball Grid Array) 패키지의 핵심 표면 처리 방법으로 사용되고 있다. 그러나 Immersion Au 도금 중의 갈바닉 부식에 의한 Black pad 현상 (as shown in Fig. 4)은 ENIG 표면처리된 Solder Joint에서 취성 파괴를 일으키는 주요 인자로 알려져 있다.^{13,20)}

Milad에 의하면^{13,14)} Black pad defect 형성은 무전해 니켈 도금 후 Immersion Au 도금공정에서 시안화 금이온 (Au(Cn)²⁺)이 금속 니켈의 전자를 취하여 금으로 석출되고, 전자를 빼앗긴 니켈은 니켈이온으로 용출 되면서 발생한다. 즉, 무전해 니켈 층과 시안화 금 이온과의 치환 반응으로 인하여 니켈부식반응이 발생한다. 니켈부식은 무전해 니켈층의 표면의 nodule 경계에서 심하게 발생되는데, 이는 immersion Au 도금 중에 nodule 중앙부와 경계부의 시안화 금이온의 농도차이에 의해 발생한다.

솔더와 표면처리의 종류에 따라 다르지만 일반적으로 IMC층은 냉각 이후 경계면에서 형성된다. 무전해 Ni-P/Au의 표면처리 기판과 Sn-Ag 솔더의 경우, Ni₃Sn₄의 IMC층이 형성되고, Sn-Ag-Cu 솔더의 경우는 (Cu,Ni)₆Sn₅의 화합물층이 형성된다. 솔더의 반응은 Ni-P 층의 결정화를 가속시키고 P는 7~10 wt%이상 함유된 경우 IMC층과 Ni-P층 사이에 Ni₃P 층을 형성한다. 이후 용해된 Au는 솔더로 확산되면서 부식면에 보이드를 만든다. 이는 부식된 Ni-P 층의 본딩강도를 약하게 만들고 아주 작은 힘에도 솔더 접합부에서 크랙을 발생하게 만든다.¹⁴⁾

Table 1. Test methodology

Test method	Mechanical property	Comments	Code
Shear test	Shear strength	Difficulty of strength measurement	JESD22-B117
Pull test	Tensile strength	Lack of repeatability	JESD22-B117
Peel test	Bond strength	Difficulty of quantization	JESD22-B111
Nano-indentation test	Hardness, elastic modulus	Non-standardization	Not available
Board level drop test	Impact resistance	Lack of assess level	JESD22-B111
Fatigue 3,4 bending test	Fatigue strength	Time & cost	JESD22-B113
Thermal cycle test	Thermal resistance	Inelastic behavior	JEDEC22-A104




Fig. 5. Schematic of shear test¹⁷⁾

3. IMC층의 취성파괴 평가법

취성파괴에 대한 수준을 알기하기 위한 평가방법은 다양한 기관이 개발되면서 기존 평가방법을 보완하거나, 새로운 평가법에 대한 연구가 진행되고 있다. Table 1에는 칩, 기관 업체 및 패키지 제작 업체들에서 진행되고 있는 시험법을 기술하였다.¹⁵⁻¹⁷⁾ 그 평가 연구를 살펴보면 다음과 같이 장단점을 파악할 수 있다.

1) Shear test

- 시험방법 : 전단팁을 이용하여 일정 속도로 솔더볼을 밀어 전단 강도를 측정한다(Fig. 5).
 - 시험위치 : 솔더볼 접합부
 - 한계 : 기관의 Cu 패드에 솔더볼을 실장하여 평가하며 솔더변형에 의한 인장과 전단응력이 동시에 발생한다. 이로 인해 솔더볼과 기관의 접합계면에서의 접합강도 측정 불가능하고, Cu 패드 pitch가 작아지는 제품에 대해서 적용이 어렵다.
 - 규격 : 국제- JEDEC (Joint Electron Device Engineering Council), JESD22-B117
- 한국- 산업자원부, 기술표준원, RS D 0015(무연솔더볼의 신뢰성규격)




Fig. 6. Photograph of pull test¹⁷⁾




Fig. 7. Schematic of peel test¹⁶⁾




Fig 8. Effect of indentation depth on Young's modulus of Cu₆Sn₅,Cu₃Sn,Ni₃Sn₂¹⁸⁾

2) Pull test

- 시험방법 : 수직방향으로 솔더볼을 당겨서 솔더볼과 기관 패드의 접합(인장)강도를 측정한다(Fig. 6).
 - 시험위치 : 솔더볼 접합부
 - 장점 : 하중이 기관의 수직방향으로 작용하므로 패드에 의한 간섭을 최소화하고 솔더 접합부에서 파괴 일어나므로 취약부의 발견이 쉽다.
 - 한계 : 솔더볼의 다양한 조성 및 기하학적 차이, 기관의 유연성에 기인하여 시험의 재현성 문제가 발생한다. 또한 bump pitch가 작아짐에 따라 적용이 어려워지고, 다양한 BGA 및 CSP (Chip Scale Package) 패키지가 실용화되면서 이에 맞는 시험방법의 개선이 필요하다.
 - 규격 : 국제- JEDEC, JESD22-B117
- 한국- 산업자원부 기술표준원, RS D 0015

3) Peel test

- 시험방법 : 쿠폰(기관)을 사용하여 기관의 BGA 패드면에 솔더접합을 하고, 쿠폰의 네 모서리에 수직방향으로 힘을 가하여 파괴된 계면을 보고 양/불량을 판단한다(Fig. 7).
- 한계 : 사람 힘으로 쿠폰(기관)을 떼어내어 계면 취성 파괴를 판정하므로 비정량적이다.

- 규격 : JEDEC, JESD22-B111(인텔에서 고안된 테스트)

4) Nano-indentation test

• 시험방법 : 솔더 접합부 계면에 Nano indentation을 이용하여 경도와 탄성계수를 측정 함으로써 IMC의 취성파괴를 판단한다(Fig. 8).

- 시험위치 : 솔더 접합부 계면

• 장점 : 직접적으로 솔더 접합부 계면의 물성을 측정 함으로써 접합강도 저하 원인인 IMC층의 경도를 정량화 할 수 있다.

• 한계 : 경도 정량화는 가능하지만, 실제적인 제품의 취성 수준에 대한 상관성 연구는 아직 미흡하다.

- 규격 : 정해진 시험규격이 없다.

• 최근 연구동향: 솔더 접합부의 에이징 시간에 따라 IMC층의 경도와 탄성계수를 측정함으로써 최적화된 공정조건 및 시험조건을 찾는 연구가 진행되고 있다¹⁸⁾.

5) Board level drop test

• 시험위치 : PCB 위에 패키지가 실장된 시편을 제작하여 낙하 테이블에 고정시킨 후, 일정 높이에서 자유 낙하시켜 충격 면에 500G의 강한 낙하 충격가속도를 가한다. 시험 전 시편에 전류를 흘려 측정된 초기 저항과 충격 후의 측정된 저항값을 가지고 JESD22-B111기준으로 5번의 연속적인 낙하 충격 환경에서 3번이상 100 ohm 이상의 저항값이 측정되면 파단이 발생한 것으로 판단한다.

• 시험위치 : PCB 위에 패키지(BGA, Flip-Chip)가 실장된 시편

• 한계 : 시험평가에 많은 비용이 발생한다. High speed real time데이터 계더링 시스템이 필요하고, 솔더 접합부 균열이 충격 후 집중됨에 따라 불량감지 해석능력이 필요하다.

- 규격 : JESD22-B111

6) 3, 4 point bending test

• 시험방법 : PCB에 BGA 패키지를 솔더링하고 repeated bending test를 실시한다. daisy chain의 전기저항을 측정하여 파단을 판단한다.

• 시험위치 : PCB 위에 패키지(BGA, Flip-Chip)가 실장된 시편

• 한계 : 피로에 의한 균열의 발생을 유도하여 수명을 확인하는데 시간과 비용이 많이 소요된다.

- 규격 : 국제- JEDEC, JESD22-B113

7) Thermal cycle test

• 시험방법 : 시험 규격의 온도 프로파일에 따라 열 사이클을 가해 균열이나 박리 등의 발생 유무를 평가한다. 접합부의 형상, 소성 변형율, 반복주파수, 온도범위 등에 의해 파단까지 이르는 시간(파괴수명)이 결정되고, Coffin-Manson의 수정식을 이용해 수명을 추정한다.

• 시험위치 : PCB 위에 패키지(BGA, Flip-Chip)가 실장된 시편

• 한계 : IMC층의 취성파괴가 일어나기 어렵다.

- 규격 : JEDEC22-A104

4. 결 론

솔더 접합부의 IMC 층은 취성 파괴가 일어나는 쉬운 부분으로 신뢰성을 향상시키기 위한 많은 연구들이 진행되고 있다. IMC는 표면처리된 기관과 솔더 사이의 계면 반응에 의하여 생성되기 때문에 IMC의 특성은 표면처리된 기관과 솔더의 종류 및 상호 반응에 의해 결정된다. 기존 연구를 통하여 취성의 문제를 발생시키는 취성파괴 메커니즘과 평가법에 대한 조사하였다.

솔더 접합부의 취성 파괴에 대한 평가시험은 크게 정적 시험과 동적 시험으로 나눌 수 있다. 정적 시험으로 전단, 당김, 압입시험 등의 상기 1)부터 4)까지에 해당하며, 동적 시험으로는 열과 기계적으로 다양한 환경에서 반복 시험을 진행할 수 있는 시험법들로 5)부터 7)까지의 방법이 존재한다. 각 평가법에서 사용 목적에 따른 문제점이 존재하며, Pad pitch와 Bump pitch가 줄어들어 제품의 평가가 변별력이 떨어지고 평가 수준의 계량화가 되지 않아 현실 적용에 어려움을 해결할 연구가 필요하다.

참고문헌

1. D. Amir, R. Aspandiar, S. Buttars, W. W. Chin and P. Grill, "Head-and-Pillow SMT Failure Modes", Proc. SMTA International Conference, San Diego, Surface Mount Technology Association (SMTA) (2009).
2. 박재현, "무연 솔더볼 접합부의 신뢰성평가 방법", RIST 연구 논문, 19(2), 101 (2005).
3. 고병각, 박부희, 김강동, 장중순, "FCBGA의 솔더조인트 신뢰성 보증을 위한 정량적인 시험법" 한국경영과학회/대학산업공학회 춘계공동학술대회 논문집, 933, 한국경영과학회/대학산업공학회 (2005).
4. A. Zribi, A. Clark, L. Zavalij, P. Borgesen and E. J. Cotts, "The Growth of Intermetallic Compounds at Sn-Ag-Cu Solder/Cu and Sn-Ag-Cu Solder/Ni Interfaces and Associated Evolution of the Solder Microstructure" J. Electron. Mater., 30(9), 1157 (2001).
5. W. K. Choi, J. H. Kim, S. W. Jeong and H. M. Lee, "Interfacial Microstructure and Joint Strength of Sn-3.5 Ag-X(X=Cu, In, Ni) Solder Joint", J. Mater. Res., 17(1), 43 (2002).
6. W. Peng, E. Monlevade and M. E. Marques, "Effect of Thermal Aging on the Interfacial Structure of SnAgCu Solder Joints on Cu" Microelectron. Reliab., 47(12), 2161 (2007).
7. C. E. Ho, Y. W. Lin, S. C. Yang, C. R. Kao and D. S. Jiang, "Effects of Limited Cu Supply on Soldering Reactions between SnAgCu and Ni" J. Electron. Mater., 35(5) (2006).
8. K. L. Lin and P. C. Shih, "IMC Formation on BGA Package with Sn-Ag-Cu and Sn-Ag-Cu/Ni-Ge Solder Balls", J. Alloys Compd., 452(2), 291 (2008).
9. 손정민, 장미순, 광계달, "Al Wire와 Al Pad 사이의 IMC (Intermetallic Compound) 형성에 의한 수명예측", 대한기계학회 추계학술대회 논문집, 1295, 대한기계학회 (2008).
10. Y. C. Sohn, J. Yu, S. K. Kang, D. Y. Shih and T. Y. Lee, "Spalling of Intermetallic Compounds during the Reaction between Lead-free Solders and Electroless Ni-P Metalliza-

- tion”, *J. Mater. Res.*, 19(8), 2428 (2004).
11. J. W. R. Teo and Y. F. Sun, “Spalling Behavior of Interfacial Intermetallic Compounds in Pb-free Solder Joints Subjected to Temperature Cycling Loading”, *Acta Mater.*, 56, 242 (2008).
 12. Y. C. Sohn, J. Yu, S. K. Kang, D. Y. Shih and T. Y. Lee, “Spalling of Intermetallic Compound during the Reaction between Electroless Ni(P) and Lead-free Solders”, *J. Microelectron. Packag. Soc.*, 11(3), 37 (2004).
 13. G. Milad, “Is “Black Pad” Still an Issue for ENIG?”, *Circuit World*, 36(1), 10 (2010).
 14. D. J. Lee, J. W. Chio and S. H. Cho, “Study on Surface Morphology Control of Electroless Ni-P for Reliability Improvement of Solder Joints”, *J. Microelectron. Packag. Soc.*, 15(3), 27 (2008).
 15. 김성걸, 김주영, 김상현, 양우찬, 정호동, 김재호, “플립칩 솔더 접합부의 신뢰성평가를 위한 보드레벨 낙하해석”, *한국공작기계학회 춘계 학술대회 논문집*, 188, 한국공작기계학회 (2008).
 16. J. Y. Kim and J. Yu, “A Study of Kirkendall Void Formation and Impact Reliability at the Electroplated Cu/Sn-3.5Ag Solder Joint”, *J. Microelectron. Packag. Soc.*, 15(1), 33 (2008).
 17. 이용성, 정종설, 이재현, 신기훈, 정성균, “보드 레벨 플립칩의 4점 굽힘 시험시 파단 특성 연구”, *한국공작기계학회 춘계 학술대회 논문집*, 121, 한국공작기계학회 (2008).
 18. P. F. Yang, Y. S. Lai, S. R. Jian, J. Chen and R. S. Chen, “Nanoindentation Identifications of Mechanical Properties of Cu_6Sn_5 , Cu_3Sn , and Ni_3Sn_4 Intermetallic Compounds Derived by Diffusion Couples”, *Mater. Sci. & Eng. A*, 485, 305 (2008).
 19. S. H. Huh, K. D. Kim and J. S. Jang, “The Effect of Reliability Test on Failure Mode for Flip-chip BGA C4 Bump”, *J. Microelectron. Packag. Soc.*, 18(3), 45 (2011).
 20. K. Suganuma and K. S. Kim, “The Root Causes of the Black Pad Phenomenon and Avoidance Tactics”, *JOM*, 60(6), 61 (2008).
 21. S. H. Huh, K. D. Kim, K. S. Kim and J. S. Jang, “A Novel High Speed Shear Test for Lead-free Flip Chip Packages”, *Electron. Matter. Lett.*, in press.
 22. K. Yamanaka, “Electromigration and Thermomigration in Flip-chip Joints in a High Wiring Density Semiconductor Package”, *J. Microelectron. Packag. Soc.*, 18(3), 67 (2011).