The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

Method for NoC Bottleneck Relaxation Using Proxy

프록시를 이용한 NoC의 병목현상 해소 방법

  • 김규철 (단국대학교 공과대학 컴퓨터학부) ;
  • 권태환 (CNS 테크놀로지 반도체 연구소)
  • Received : 2010.12.17
  • Accepted : 2011.02.09
  • Published : 2011.02.28
Download PDF
⟨ Previous Next ⟩

Abstract

NoC is actively being studied recently in order to overcome the limitations of shared-bus architecture. We proposed an NoC architecture which employs a buffer that plays a similar role of a proxy server in a computer network to enhance the communication efficiency of NoC architecture. In the proposed NoC architecture, whenever the master has a difficulty in communicating with the slave directly, the master communicates with the proxy server which is able to communicate with the slave on behalf of the master. With the proposed scheme in NoC, we can increase the speed and the bandwidth of communication channel. The experimental results showed that overall communication efficiency was significantly improved by sending the packets to the proxy server rather than holding them in the switch buffer.

최근, 공유버스 구조의 한계를 극복하기 위하여 NoC가 활발하게 연구되고 있다. 본 논문에서는 NoC 구조의 통신 효율을 향상시키기 위해, 컴퓨터 네트워크의 프록시 서버와 유사한 역할을 하는 버퍼를 사용한 NoC 구조를 제안한다. 제안된 NoC 구조에서 매스터가 슬레이브와 직접 통신하기 어려울 때마다 매스터를 대신하여 슬레이브와 통신할 수 있는 프록시 서버와 통신한다. NoC에서 제안된 방식을 사용하면 통신 채널의 속도를 높이고 대역폭을 늘릴 수 있다. 실험 결과로부터, 패킷을 스위치 버퍼에 머무르게 하지 않고 프록시 서버에 보냄으로써 전반적인 통신효율이 크게 향상됨을 확인하였다.

Keywords

References

  1. 이일구, Network on Chip Architecture Exploration and Evaluation for Wireless Communication Systems, 한국정보통신대학교, 2005
  2. B.S. Feero, P.P. Pande, "Networks-on-Chip in a Three-Dimensional Environment : A Performance Evaluation," IEEE Trans. on Computers, Vol. 58, pp. 32-45, Jan. 2009 https://doi.org/10.1109/TC.2008.142
  3. L. Ma, Y. Sun, "Object-Oriented System-on_Network-on- Chip Template and Implementation: H.263 Case Study," Tsinghua Science & Technology, Vol. 13, pp. 98-105, Feb. 2008 https://doi.org/10.1016/S1007-0214(08)70016-6
  4. P. Liu, B. Xia, C. Xiang, X. Wang, Q. Yao, "A Network-on-Chip Architecture Design Space Exploration - The LIB," Computer and Electrical Engineering Journal, Vol. 35(6), pp. 817-836, Nov. 2009 https://doi.org/10.1016/j.compeleceng.2008.11.027
  5. M. Janidarmian, A. Khademzadeh, M. Tavanpour, "Onyx : A New Heuristic Bandwidth-Constrained Mapping of Cores onto Tile-Based Network on Chip," IEICE Electronics Express, Vol. 6, pp. 1-7, Jan. 2009 https://doi.org/10.1587/elex.6.1
  6. F. Moein-darbari, A. Khademzade, G. Gharooni-fard, "CGMAP : A New approach to Network-on-Chip Mapping Problem," IEICE Electronic Express, Vol. 6, pp. 27-34, Jan. 2009 https://doi.org/10.1587/elex.6.27
  7. 이성희, 적은 면적과 저전력 소모로 구현 가능한 서킷 스위칭 기반의 NoC 아키텍춰의 설계, 서강대학교 대학원, 2008
  8. D. Schinkel, E. Mensink, E.A. M. Klumperink, A.J.M. van Tuijl, B. Nauta, "Low-Power, High-Speed Transceivers for Network-on-Chip Communication," IEEE Trans. on VLSI Systems, Vol. 17 pp. 12-21, Jan. 2009 https://doi.org/10.1109/TVLSI.2008.2001949
  9. 김관호, 특정 용도를 갖는 네트워크 온 칩을 위한 트래픽 모니터링 시스템, 한국과학기술원, 2006
  10. S. Yan, B. Lin, "Custom Networks-on-Chip Architectures With Multicast Routing," IEEE Trans. on VLSI Systems, Vol. 17, pp. 342-355, Mar. 2009 https://doi.org/10.1109/TVLSI.2008.2011240
  11. ARM, AMBA Specification (Rev 2.0), 1999
  12. IBM, 128-Bit Processor Local Bus Architecture Specifications Version 4.7, 2007
  13. OpenCores, WISHBONE System-on-Chip (SoC) Interconnection Architecture for Portable IP Cores, Sept. 2002
  14. 윤주형, Network-on-Chip에서의 최적 통신구조의 설계, 한양대학교, 2007
  15. 김우주, 멀티미디어 응용을 위한 저전력, 저면적 NoC 시스템 설계에 관한 연구, 서강대학교 일반대학원, 2009
  16. 노성민, Performance and Complexity Analysis of Credit-Based End-to-End Flow Control in Network-on- Chip, 한국정보통신대학교, 2008