DOI QR코드

DOI QR Code

The Instruction Flash memory system with the high performance dual buffer system

명령어 플래시 메모리를 위한 고성능 이중 버퍼 시스템 설계

  • 정보성 (국립경상대학교 전기전자공학부) ;
  • 이정훈 (국립경상대학교 전기전자공학부(공학연구원))
  • Received : 2010.06.08
  • Accepted : 2010.11.12
  • Published : 2011.02.28

Abstract

NAND type Flash memory has performing much researches for a hard disk substitution due to its low power consumption, cheap prices and a large storage. Especially, the NAND type flash memory is using general buffer systems of a cache memory for improving overall system performance, but this has shown a tendency to emphasize in terms of data. So, our research is to design a high performance instruction NAND type flash memory structure by using a buffer system. The proposed buffer system in a NAND flash memory consists of two parts, i.e., a fully associative temporal buffer for branch instruction and a fully associative spatial buffer for spatial locality. The spatial buffer with a large fetching size turns out to be effective serial instructions, and the temporal buffer with a small fetching size can achieve effective branch instructions. According to the simulation results, we can reduce average miss ratios by around 77% and the average memory access time can achieve a similar performance compared with the 2-way, victim and fully associative buffer with two or four sizes.

NAND형 플래시 메모리는저전력, 저렴한 가격, 그리고 대용량 저장매체로 하드디스크 대용을 위하여 많은 연구가 이루어지고 있다. 특히 기존의 캐쉬 구조인 버퍼 시스템을 이용한 플래시 메모리의 성능향상 연구가 이루어지지만 대부분이 데이터 관련 연구이다. 따라서 본 연구에서는 기존의 캐쉬 구조의 버퍼를 이용한 고성능 명령어 플래시 메모리를 구현하였다. 제안된 명령어 플래시 메모리 시스템은 분기 명령어를 위한 시간적 버퍼(victim buffer), 명령어의 대표적인 특징인 순차적 인출을 위한 공간적 버퍼(spatial buffer)로 이루어져 있다. 즉, 제안된 명령어 플래시 메모리의 공간적 버퍼는 큰 페칭 크기를 가지므로 명령어의 순차적 인출에 효과적이며, 작은 페칭 크기를 가지는 시간적 버퍼는 공간적 버퍼에 참조된 명령어를 저장하게 되므로 다시 참조를 위한 분기 명령어에 효과적이다. 시뮬레이션 결과 평균 접근 실패율의 경우 미디어 응용군에 대해 4배 크기의 2-웨이 버퍼, 희생 버퍼, 그리고 2배 크기의 완전연관 버퍼에 비해 평균 77% 감소 효과를 얻을 수 있었다.

Keywords

References

  1. N. Ballard, "State of PDAs and Other Pen-Based Systems," In Pen Computing Magazine, pp. 14-19, Aug. 1994.
  2. B. March, F. Douglis, and P. Krishnan, "Flash Memory File Caching for Mobile Computer," In Proc. of the 27 Hawaii International conference on System Science, pp. 451-460, Jan. 1994.
  3. S. Park, J. Park, and S. Kim, "Short-Random Request Absorbing Structure with Volatile DRAM Buffer and Nonvolatile NAND Flash Memory," In Proc. of the CEA09, pp.257-262, Jan. 2009.
  4. Computerworld, "Solid-State Disk (SSD) - The future in hard drives," http://whatsonmypc.wordpress.com /2009/01/17/ssd/
  5. J. Lee, G. Park, and S. Kim, "A New NAND-type Flash Memory Package with Smart Buffer System for Spatial and Temporal Localities," Journal of System Architecture, Vol.51 No.2 pp. 111-123, Feb. 2005. https://doi.org/10.1016/j.sysarc.2004.10.002
  6. B. Jung, J. Lee, "The Smart buffer Nand Flash memory System for a hard-disk substitution." Journal of The Korea Society of Computer and Information, Vol 14, No 3, pp. 41-50, Mar. 2009.
  7. C. Park, J. Seo, S. Bae, H. Kim, S. Kim and Bumsoo Kim, "A low-cost memory architecture with NAND XIP for mobile embedded systems," In Proc. of the 1st CODES-ISSS'03, pp.138-143, Oct. 2003.
  8. Samsung Elec., "NAND-type Flash Memory," Http://www.samsungelectronics.com/semiconductor/flash/Falsh.thml
  9. W. Huang, C. Chen, C. Chen, and C. Chen, " Energy-Efficient Buffer Architecture of Flash Memory," In Proc. of the Multimedia and Ubiquitous Engineering, pp.5 43-546, Apr. 2008.
  10. H. S. Jo, J. U Kang, S. Y Pack, "FAB: Flash-aware buffer management policy for protable media players," Comsumer Electronics, IEEE Transactions on, pp.485-493, Apr. 2006
  11. Y. Lee, S. Lim, "Worst Case Response Time Analysis for Demand Paging on Flash Memory," Journal of The Korea Society of Computer and Information, Vol 11, No 6, pp. 113-123, Dec. 2006.
  12. Mediabench, http://euler.slu.edu/-fritts/mediabench/
  13. D. Burger and T. M. Austin, "The SimpleScalar tool set, version 2.0, Technical Report TR-97- 1342," University of Wisconsin-Madison, 1997.