Journal of the Korea Institute of Information and Communication Engineering (한국정보통신학회논문지)

The Korea Institute of Information and Commucation Engineering (한국정보통신학회)
권호 표지
DOI QR코드

DOI QR Code

VLSI Architecture of High Performance Huffman Codec

고성능 허프만 코덱의 VLSI 구조

  • Received : 2010.08.17
  • Accepted : 2010.11.05
  • Published : 2011.02.28
Download PDF
⟨ Previous Next ⟩

Abstract

In this paper, we proposed and implemented a dedicated hardware for Huffman coding which is a method of entropy coding to use compressing multimedia data with video coding. The proposed Huffman codec consists Huffman encoder and decoder. The Huffman encoder converts symbols to Huffman codes using look-up table. The Huffman code which has a variable length is packetized to a data format with 32 bits in data packeting block and then sequentially output in unit of a frame. The Huffman decoder converts serial bitstream to original symbols without buffering using FSM(finite state machine) which has a tree structure. The proposed hardware has a flexible operational property to program encoding and decoding hardware, so it can operate various Huffman coding. The implemented hardware was implemented in Cyclone III FPGA of Altera Inc., and it uses 3725 LUTs in the operational frequency of 365MHz

본 논문에서는 비디오 코덱을 비롯한 멀티미디어 데이터 압축에 주로 이용되는 엔트로피 코딩 방식 중의 하나인 허프만 코딩을 위한 전용 하드웨어를 제안하고 구현하였다. 제안한 허프만 코덱은 허프만 인코더와 디코더로 구성되어 있다. 허프만 인코더는 룩업 테이블을 이용하여 심볼을 허프만 코드로 변환한다. 가변 길이의 허프만 코드는 데이터 패킷화 블록에서 32 비트의 일정한 형식으로 맞추어진 후에 프레임 단위로 직렬로 출력된다. 허프만 디코더는 직렬로 입력되는 비트스트림을 버퍼링 없이 트리 구조의 FSM을 이용하여 디코딩하여 심볼로 변환한다. 제안한 하드웨어는 동작의 유연성을 위해서 인코딩과 디코딩 하드웨어를 프로그래머블하게 동작시킬 수 있도록 하여 프로그래밍 과정을 통해서 다양한 허프만 코딩을 수행할 수 있도록 하였다. 구현한 하드웨어는 Altera사의 Cyclone III FPGA를 이용하여 검증하였고, 3725개의 LUT를 사용하면서 최대 365MHz로 동작이 가능하였다.

Keywords

References

  1. Khalid Sayood, "Introduction to Data Compression", 2nd ed., Morgan Kaufmann, 2000.
  2. V. Bhaskaran and K. Konstantinides, "Image and Video Compression Standards, Boston, MA:Kluwer Academic Publishers, 1995.
  3. E. Linzer, "Super efficient decoding of color JPEG image on RISC machines", Image Communication, Vol. 8, No. 1, pp. 13-24, Jan.1996.
  4. Hashemlan, "Memory efficient and high-speed search Huffman Coding", IEEE Transactions on Communications, Vol. 43, No. 10, pp. 2576-2581, Oct. 1995. https://doi.org/10.1109/26.469442
  5. S. Chang and David Messerschmitt, "Designing High-Throughput VLC Decoder Part I-Concurrent VLSI Architecture", IEEE Trans. Circuits and Systems for Video Technology,Vol. 2, pp. 187-196, Jun. 1992. https://doi.org/10.1109/76.143418
  6. Genuhoe Kim et al, "Design of Variable Length Decoder based on CAM", Proc. JTC-CSCC'94, pp. 950 -954, 1994.
  7. E. Komoto et al, "A High-speed and Compact-Size JPEG Huffman Decoder using CAM", Symp. VLSI ckt, pp. 37-38, 1993.
  8. A. G. Hanlon, "Content Addressable and Associative Memory System", IEEE Trans. on Electronic Circuits, Vol. Ec 15, No. 4, pp. 509-521, Aug. 1996.
  9. Y. Oi, A. Taniguchi, and S. Demura, "A 162Mbit/s variable length decoding circuit using an adaptive tree search technique," in Proc. IEEE 1994 Custom Integrated Circuits Conf., pp. 107-110, May. 1994.
  10. R. Hashemian, "Design and hardware implementation of a memory efficient Huffman decoding," IEEE Trans. Consumer Electron., vol. 40, pp. 345-352, Aug. 1994. https://doi.org/10.1109/30.320814
  11. D. A Huffman, "A method for the construction of minimum-redundancy codes" Proc, IRE, vol. 40, pp.1098-1101, 1952. https://doi.org/10.1109/JRPROC.1952.273898