The Analysis of the LCL Set-up Parameters for Satellite Power Distribution

위성전원분배를 위한 LCL 동작 파라미터 설정분석

  • 임성빈 (한국항공우주연구원 다목적3A호 체계팀) ;
  • 전현진 (한국항공우주연구원 다목적3A호 체계팀) ;
  • 김경수 (한국항공우주산업) ;
  • 김태윤 (한국항공우주연구원 우주환경시험팀)
  • Received : 2011.01.08
  • Accepted : 2011.11.01
  • Published : 2011.11.01

Abstract

In this paper, the characteristics of LCL set-up parameters for the satellite load distribution are analyzed under the electrical system environment, implemented the LCL circuits and evaluated the performance and its behaviour. Recently, it is implemented the load distribution circuit by latching current limiter(LCL) rather than conventional fuse and relay for the protection of the satellite power system from a fault load. The LCL circuit is composed of the electrical components, not mechanical parts with the fuse and relay. When detected the over current on a fault load, it is activated to maintain the trip-off level for set-up time and then cut-off the load power by the active control. It is more flexible and provided a chance to reuse of the load in case of temporarily event, but the fuse and relay can't be used again after activating due to the physical disconnection. However, for implementation of LCL circuit, it should be carefully considered the behavior of the LCL circuit under the worst electrical system environment and applied it to define the set-up parameters related with over-current inhibition.

최근 위성 시스템의 전력분배는 기존의 퓨즈와 릴레이로 구성된 것과는 달리 LCL(Latching Current Limiter) 회로로 구현되어, 각각의 부하전원을 단속한다. LCL은 부하에서 생기는 과전류를 제한함으로서 고장 의심이 있는 부하를 물리적으로 차단하는 기존 방법에 비하여 고장의 원인을 분석하고, 일시적인 고장인 경우 부하를 재사용할 수 있는 장점이 있다. 그러나 LCL 회로는 전자소자로 구현되는 만큼 주변회로(부하회로)와의 연동성과 회로 자체의 특성을 이해해야 하며, 무엇보다 과전류를 차단하기 위하여 설정하는 LCL 동작 파라미터의 정의를 위한 기술적인 접근이 요구된다. 따라서 본 논문에서는 전력분배 모듈의 LCL 동작 파라미터를 정의하기 위한 분석을 수행했고, 회로구현 및 특성 시험결과를 나타냈다.

Keywords

References

  1. K3A-SP-410-001, "BUS EMC Requirements Specification", June 2010.
  2. K3A-D0-390-005, "Fuse Sizing Technical Document", March 2011.
  3. 임성빈, "Background for definition of the LCL trip-off limit", IOC, Feb. 2009.
  4. 서현석 et al., "과도 열 해석을 이용한 Power FET 열 특성 분석에 관한 연구", 항공우주학회, KSAS07-3238, pp.1733-1736, 2007.
  5. Muhammad H. Rashid, Power Electronics Circuits, Devices, and Application, Second Edition, John & Wiley Sons Ltd. 1982.
  6. AN-949, "Current Rating of Power Semiconductors, Application Note", IR.
  7. PD-94283C, IRHMS597160 Data Sheet, IR, 2005