한국정보통신학회논문지 (Journal of the Korea Institute of Information and Communication Engineering)

  • 제16권11호
  • /
  • Pages.2495-2502
  • /
  • 2012
  • /
  • 2234-4772(pISSN)
  • /
  • 2288-4165(eISSN)
한국정보통신학회 (The Korea Institute of Information and Commucation Engineering)
권호 표지
DOI QR코드

DOI QR Code

저항 역할을 하는 전하펌프와 하나의 커패시터로 구성된 루프 필터를 가진 위상고정루프

Phase-Locked Loop with a loop filter consisting of a capacitor and a charge pump functioned as resistor

  • 투고 : 2012.06.11
  • 심사 : 2012.09.19
  • 발행 : 2012.11.30
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

이 논문은 전하펌프를 추가하여 루프필터에서 공정에 따라 값이 크게 변하는 저항을 없앤 새로운 구조의 위상고정루프를 보여준다. 두 번째 전하펌프가 기존의 루프 필터 저항 역할을 하도록 하였다. 두 개의 전하펌프 출력은 공정 변화에 같은 방향으로 움직이므로 위상고정루프의 동작이 공정 변화 영향을 적게 받게 된다. 공정 조건(SS/TT/FF)에 따른 시뮬레이션 결과는 제안된 구조가 공정 변화에 무관하게 동작함을 보여주고 있다. 제안된 구조는 1.8V $0.18{\mu}m$ CMOS 공정의 파라미터를 이용하여 HSPICE로 시뮬레이션을 수행하였고 회로의 동작을 검증하였다.

This paper presents a new structure of phase looked loop (PLL) for replacing a process sensitive resistor in loop filter with an additional charge pump (CP). The additional charge pump works as a resistor in a loop filter. The output of two charge pumps changes same direction according to process variation. The simulation results according to process conditions(SS/TT/FF) demonstrate that the proposed PLL works properly with process variations. It has been designed with a 1.8V $0.18{\mu}m$ CMOS process and proved by simulation with HSPICE.

키워드

참고문헌

  1. Floyd M.Gardner, "Charge-Pump Phase- Lock Loop", IEEE J. Tran, on Communications, vol. COM-28, nO,11, pp.1849-1858, Nov. 1980.
  2. T. C. Lee and B. Razavi, "A stabilization technique for phase-locked frequency synthesizers," IEEE Journal of solid-state circuits, vol. 38, no. 6, pp. 888-894. Jun. 2003. https://doi.org/10.1109/JSSC.2003.811879
  3. 박종윤, 외 2명, "전하펌프 제어기를 사용한 저항이 없는 위상고정루프," 2012년 대한전자공학회 하계학술대회.
  4. A Maxim et al., "A low-jitter 125-1250-MHz process-independent and ripple-poleless 0.18-um CMOS PLL based on a sample-reset loop filter," IEEE J. Solid-State Circuit, vol. 36, no. 11, pp.1673-1683, Nov. 2001 https://doi.org/10.1109/4.962287
  5. J. G Maneatis et al., "self-biased, High-bandwidth, low-jitter 1-to-4096 multiplier clock-generator PLL," IEEE J. Solid-State Circuits, vol. 38, no. 11, pp. 1795-1803, Nov. 2003 https://doi.org/10.1109/JSSC.2003.818298
  6. H. T Ahn et al., "A Low-jitter 1.9-V CMOS PLL for UltraSPARC Microprocessor Applications," IEEE J. Solid-State Circuit, vol. 35, no. 3, March 2000
  7. Jaeha Kim, Jeong-Kyoum Kim, Bong-Joon Lee, Namhoon Kim, Deog-Kyoon Jeong and Wonchan Kim, "A 20-GHz Phase-Locked Loop for 40-Gb/s Serializing Transmitter in 0.13-um CMOS", IEEE Journal of Solid-State Circuits, Vol. 41, No. 4, April 2006
  8. Y. Song, Z. Ignjatovic, "A High- performance PLL with a low-power active switched-capacitor loop filter," IEEE Circuits & Systems-II, vol. 58, no. 9, Sept. 2011.