

3상 Switched Trans Z-소스 직류/교류 전력변환기의 스트레스 및 과도상태 특성

(Characteristics of Transient State and Stress of Three-Phase Switched Trans Z-Source DC/AC Power Converter)

임영철* · 김세진 · 정영국**

(Young-Cheol Lim · Se-Jin Kim · Young-Gook Jung)

Abstract

When typical Z-source DC/AC inverter(ZSI) is operated in high voltage gain area, because of its high duty ratio, voltage and current stress in Z-network of typical ZSI are increased. This paper proposes a new switched trans ZSI(STZSI) with two switched trans cells which consist of one trans and two diodes. To confirm the operation performance of the proposed system, the PSIM simulation is performed for typical ZSI, switched inductor ZSI and the proposed STZSI. Voltage / current stress and transient state characteristics of each method are compared under the condition of DC input voltage 100[V] and output phase voltage 66[Vrms]. As a result, we confirmed that transient state of the proposed STZSI is short compared with the conventional ZSI because the high voltage gain is obtained using the same duty ratio, also a low duty ratio is required for the same output voltage. Finally, we could know the proposed system have low voltage and current stress in Z-network compared with the conventional ZSI.

Key Words : Z-Source DC/AC Inverter(ZSI), Switched Trans Cell, Voltage and Current Stress, Transient State, Duty Ratio, Boost Factor

1. 서 론

중전의 전압형 DC/AC 인버터(VSI)는 입력 전압보다 출력 전압이 낮으므로, 입력 단에 부스트 컨버터를

설치하여 입력 전압보다 높은 전압을 얻고 있다. VSI에서 암 단락 현상은 동일 암의 두 스위치가 동시에 턴 온 되는 일종의 인버터의 단락 현상이며, 스위치의 소자 파괴와 인버터 고장 및 EMI 노이즈의 원인이 되기도 한다. 이러한 문제점은 인버터에 데드 타임(Dead time)을 설정하여 해결할 수 있지만, 이는 출력 전압에 왜곡을 발생시키는 문제점이 있다. 근래에 제안된 X-자 모양의 L, C 임피던스 망을 갖는 typical Z-소스 DC/AC 인버터(ZSI)[1-3]는 입력 전압보다 높은 출력

* 주저자 : 전남대학교 전기공학과 교수
** 교신저자 : 대불대학교 융합기술학부 부교수
Tel : 061-469-1263, Fax : 061-469-1353
E-mail : jyg@db.ac.kr
접수일자 : 2012년 2월 21일
1차심사 : 2012년 2월 23일
심사완료 : 2012년 4월 13일

전압을 얻기 위하여, 동일 압의 두 스위치를 단락시키므로, VSI의 문제점이 발생되지는 않는다. 따라서 VSI와 비교하여 보면 부스트 컨버터가 필요하지 않아 구성이 간단하며 EMI 노이즈가 적은 인버터 구성이 가능하다. Typical ZSI의 전압 이득은 이론적으로는 무한대의 값을 가지고 있다[1-10]. 이 방식은 입력 전압에 대하여 높은 출력 전압을 얻고자 하는 경우에는 높은 단락 비로 동작해야 한다. 그러나 높은 단락 비로 동작하는 ZSI는 전압 및 전류 스트레스가 심해지는 문제가 있다[11-17].

따라서 낮은 단락 비에서도 높은 전압 이득을 얻기 위한 방법들이 연구되어 왔는데, ZSI의 PWM방식을 변형하는 방법과 임피던스 망을 변형하는 최근의 방법을 들 수 있다. ZSI를 위한 초기의 PWM방식은 정현파 변조방식(SPWM)과 유사한 Simple boost control method[1]가 많이 사용되었다. 이후에 동일한 단락 비에서 보다 높은 전압이득을 얻기 위해 Maximum boost control method[4]와 Maximum constant boost control method[5]가 제안되었다. Maximum boost control method는 모든 영 전압 인가 구간을 압 단락 구간으로 사용하는 방식으로서 높은 전압 이득을 얻을 수는 있지만, 임피던스 망에 용량이 큰 커패시터와 인덕터가 사용되지 않으면 출력 교류 전압에 리플이 커지는 문제점이 있다. 한편 Maximum constant boost control method는 Simple boost control method와 Maximum boost control method의 장점만을 이용하는 방법이다. Maximum boost control method에 비해 전압 이득은 다소 작지만, 출력 교류 전압의 리플이 크게 줄어들고 임피던스 망의 인덕터와 커패시터의 용량도 줄일 수 있다.

최근에는 PWM 방식에 의하지 않고 ZSI의 임피던스 망을 변형시켜 전압 이득을 높이는 방법[11-13]들이 연구되고 있는데, Trans Z-소스 DC/AC 인버터(TZSD)[11]와 Switched Inductor Z-소스 DC/AC 인버터(SLZSD)[12]가 대표적이라 할 수 있다. TZSI는 인덕터 대신에 변압기를 임피던스 망에 함께 구성하고 권선 비에 따라 전압 이득을 높일 수 있도록 한 방식이며, SLZSI는 임피던스 망에 Switched Inductor Cell을 추가하여 전압 이득을 극대화하는 방법이다.

본 논문에서는 typical ZSI를 기본으로 하여 TZSI와 SLZSI의 특징을 결합한 Switched-Trans Z-소스 DC/AC 인버터(STZSI)를 제안하였다. SLZSI의 경우 2개의 인덕터와 3개의 다이오드를 이용한 Switched Inductor Cell이 종전의 ZSI의 인덕터 기능을 대신하고 높은 전압 이득이 가능하다. 본 논문에서 제안하는 STZSI는 종전에 인덕터나 Switched Inductor Cell 대신 Trans와 2개의 다이오드를 이용한 Switched Trans Cell을 이용한다. 이 방법은 종전의 ZSI나 SLZSI에 비해 높은 전압 이득을 갖으며, Trans의 권선 비에 따라 전압 이득을 변화시킬 수 있다.

본 연구의 타당성을 검증하기 위하여, typical 3상 ZSI와 Switched Inductor ZSI 및 제안된 Switched Trans ZSI에 대하여 PSIM 시뮬레이션을 수행하였다. 시뮬레이션은 동일한 입력 전압과 동일한 상 전압을 출력하는 조건에 대하여, 전압과 전류 스트레스, 과도상태 시간을 비교하였다. 시뮬레이션 결과, 입력 직류압이 100[V]인 조건에서 출력 상 전압이 66[VRMS]에 도달하는 시간은 제안된 방식이 0.05초로 가장 빠르며, 낮은 단락 비로도 다른 방식과 동일한 상 전압을 출력할 수 있었다. 또한 종전의 ZSI에 비해 인버터 압의 전압 스트레스는 33[%] 감소하고 입력 전류 스트레스 역시 약 1/3로 감소함을 알 수 있었다.

2. 종전의 Z-소스 DC/AC 인버터

그림 1은 인덕터(L_1, L_2)와 커패시터(C_1, C_2)가 X-형태의 임피던스 망을 구성하는 typical ZSI를 나타내고 있다. 일반적으로 ZSI의 동작 모드로는 인버터의 압을 단락시키는 단락 모드(Shoot-through mode)와 전압형 인버터와 같이 동작하는 비 단락 모드(Active mode)가 있다.

단락 모드 동안, C_1, C_2 는 방전하고 L_1, L_2 의 전류는 증가하며 D_1 는 역 전압에 의해서 차단된다. 비 단락 모드가 되면 C_1, C_2 는 충전하고 L_1, L_2 의 전류는 감소하면서 D_1 는 단락된다. 두 동작 모드 동안 C_1, C_2 의 평균 전압은 모두 동일($V_{C1} = V_{C2} = V_C$)하고 입력 측의 D_1 이 개방과 단락을 반복하므로 입력 전류(I_D)는 불연속적으로 흐르게 된다. L_1, L_2 의 평균 전압 방정식이 이

용하면 ZSI의 임피던스 망의 커패시터 전압 VC는 식 (1)과 같고, Boost Factor(B)와 전압 이득(G)은 각각 식 (2)와 식 (3)으로 표현된다. 여기서 DT_S는 스위칭한 주기 시간(T_S) 동안 인버터 암의 단락 시간이고, D는 단락 비(=DT_S/T_S)를 나타낸다.




그림 1. Typical X-형태 Z-소스 인버터의 구성[1]
Fig. 1. Configuration of typical X-shaped Z-source inverter

$$V_{C1} = V_{C2} = V_C = \frac{1-D}{1-2D} V_I \quad (1)$$

$$B = \frac{1}{1-2\frac{DT_S}{T_S}} = \frac{1}{1-2D} \quad (2)$$

$$G = \frac{1-D}{1-2D} \quad (3)$$




그림 2. Switched inductor Z-소스 인버터의 구성[12]
Fig. 2. Configuration of switched inductor Z-source inverter

그림 2는 두 Switched Inductor Cell(D1, D2, D3, L1, L2 및 D4, D5, D6, L3, L4)과 C1, C2가 X-형태의 임피던스 망을 갖는 Switched Inductor Z-소스 인버터(SLZSI)를 나타내고 있다.

이 방식은 그림 1의 typical ZSI와 같이 단락 모드와 비 단락 모드로 동작한다. 단락 모드 동안, C1, C2는 방전하며 D1과 Switched Inductor Cell의 D2, D5는 역 전압으로 인해 차단된다. 이때 Switched Inductor Cell은 L1, L2, L3, L4가 각각 D1, D3, D4, D6와 직렬 연결되며 4개의 인덕터에 흐르는 전류는 증가한다.

$$V_{C1} = V_{C2} = V_C = \frac{1-D}{1-3D} V_I \quad (4)$$

$$B = \frac{1+D}{1-3D} \quad (5)$$

$$G = \frac{(1+D)(1-D)}{1-3D} \quad (6)$$

이후에 비 단락 모드에서는 C1, C2는 충전되며 D1은 도통 상태가 된다. Switched Inductor Cell의 D1, D3, D4, D6는 비 단락 모드에서 역 전압으로 인해 차단되는 대신 L1 - D2 - L2와 L3 - D5 - L4가 직렬로 연결되고 인덕터에 흐르는 전류는 감소한다. Typical ZSI와 마찬가지로 SLZSI의 임피던스 망의 두 커패시터 전압은 동일하다. 단락 모드와 비 단락 모드에서 L1, L2, L3, L4의 평균 전압 방정식을 이용하면, VC는 식 (4)과 같고, B와 G는 식 (5)과 식 (6)으로 표현된다.

3. 제안된 Z-소스 DC/AC 인버터

그림 3은 본 연구에서 제안하는 Switched Trans Z-소스 DC/AC 인버터(STZSI)를 나타내고 있다. 그림 1의 typical ZSI와 비교 했을 때, C1, C2, D1의 구성 및 동작 그리고 C1, C2의 평균 전압(VC)은 동일하다. 이때 입력전류(I_{DI}) 역시 충전의 방식과 동일하게 불연속적이며, L1, L2 대신 4개의 다이오드(D1, D2, D3, D4)와 2개의 변압기(T1, T2)를 이용한 Switched Trans Cell이 상, 하위에 각각 구성된다.

그림 4는 STZSI의 단락 모드를 등가적으로 나타낸

것으로, 인버터 암은 단락 상태이며 이때 전압은 0[V]이다. D_1 와 D_2 , D_4 는 역 전압에 의하여 차단되고, C_1 , C_2 는 방전한다. 두 변압기(T_1 , T_2)의 2차 측($T_1 = T_{1S} = T_{2S}$) 전류는 증가하며, 변압기 2차 측 전압($V_{TS} = V_{T1S} = V_{T2S}$)은 C_1 , C_2 의 전압 V_C 와 동일하고 식 (7)과 같다. 이때, 변압기 1차 측($T_P = T_{1P} = T_{2P}$)은 임피던스 망에서 분리되는 상태로서 V_{TS} 와 변압기의 권수비 ($N_T = N_{TP} / N_{TS}$)에 따라 1차 측 전압($V_{TP} = V_{T1P} = V_{T2P}$)이 나타난다.




그림 3. Switched trans Z-소스 인버터의 구성
Fig. 3. Configuration of switched trans Z-source inverter




그림 4. 암 단락 모드
Fig. 4. Shoot through state

$$V_{TS} = V_C \quad (7)$$

$$V_{TP} = \frac{N_{TP}}{N_{TS}} V_C \quad (8)$$




그림 5. 비 단락 모드
Fig. 5. Active state

그림 5는 STZSI의 비 단락 모드를 등가적으로 나타낸 것으로서, D_1 는 도통 되고 C_1 , C_2 는 충전된다. 단락 모드에서 D_1 , D_3 는 역 전압에 의해 차단되며, $T_{1P} - D_2 - T_{1S}$, $T_{2P} - D_4 - T_{2S}$ 로 직렬 연결되는 두 변압기의 1차, 2차 측에 흐르는 전류는 감소한다. Switched Trans Cell의 V_{TP} 와 V_{TS} 는 각각 식 (9), 식 (10)과 같다.

$$V_{TS} = \frac{N_{TS}}{N_{TP} + N_{TS}} (V_I - V_C) \quad (9)$$

$$V_{TP} = \frac{N_{TP}}{N_{TP} + N_{TS}} (V_I - V_C) \quad (10)$$

식 (11)과 같이 식 (7), 식 (9) 그리고 TS 동안 변압기 2차 측 권선의 평균 전압(V_{TS-Avg})이 0인 것을 이용하여 정리하면, 임피던스 망의 VC는 식 (12)로 표현된다. 식 (12)는 변압기 1차 측 권선의 평균 전압을 (V_{TP-Avg})을 이용하여도 동일한 결과를 얻을 수 있다.

$$V_{TS} = \frac{V_C D T_S + (V_I - V_C) \frac{N_{TS}}{N_{TS} + N_{TP}} (1 - D) T_S}{T_S} = 0 \quad (11)$$

$$V_C = \frac{N_{TS}(1-D)}{(1-2D)N_{TS} - N_{TP}D} V_I \quad (12)$$

비 단락 모드 동안의 인버터 압의 양단 전압(V_{DC})과 Boost Factor는 식 (13)과 식 (14)와 같다. 또한, TS 동안 인버터 압의 평균 전압(V_{DC-Avg})과 전압 이득(G)은 식 (15)와 식 (16)으로 나타내진다.

$$V_{DC} = 2V_C - V_I = \frac{N_{TS} + N_{TP}D}{1 - 2DN_{TS} - N_{TP}D} V_I = BV_I \quad (13)$$

$$B = \frac{N_{TS} + N_{TP}D}{1 - 2DN_{TS} - N_{TP}D} \quad (14)$$

$$V_{DC-Avg} = \frac{(N_{TS} + N_{TP}D)(1-D)}{1 - 2DN_{TS} - N_{TP}D} V_I = GV_I \quad (15)$$

$$G = \frac{(N_{TS} + N_{TP}D)(1-D)}{1 - 2DN_{TS} - N_{TP}D} \quad (16)$$

그림 6은 D의 변화에 대한 typical ZSI와 SLZSI 그리고 제안된 STZSI의 B를 비교한 결과이다. 그림을 살펴보면, 인버터 압의 전압 스트레스를 예상할 수 있다. Typical ZSI는 D=0.25에서 입력 전압의 두 배의 전압 스트레스를 보이지만, 제안된 STZSI는 D = 0.1에서 typical ZSI의 동일한 전압 스트레스를 보인다.

이는 서론에서 언급한 바와 같이, 동일한 부스트 성능을 얻는 경우, 낮은 D로 동작하는 STZSI에 대하여 높은 D에서 동작하는 typical ZSI는 인버터 압의 전압 스트레스(V_{DC}) 및 전류 스트레스(I_{Dr})가 심해지는 문제가 있다.

동일한 D에서 높은 부스트 성능을 얻기 위한 방법으로, PWM 방법과 임피던스 망을 변형하는 방법이 있다. 제안된 STZSI는 임피던스 망을 변형하여 전압 부스트 성능을 크게 높인 방식에 속한다. 따라서 제안된 방식은 임피던스 망에 의한 부스트 성능을 확인하기 위하여, 기본적인 Simple boost control method[1]를 기준으로 하여 모든 수식을 표현하였다.

Simple boost control method는 일반적인 전압형 인버터에 적용되는 SPWM방법에서 TS동안 인버터의 압 단락시간(DT_S) 발생 부분을 추가한 변조법이다.

DT_S 는 그림 7로 나타낸 일정한 높이의 두 개의 직선에 의해 결정되며, 두 직선의 변화 폭은 3상 정현파 기준신호(v_A, v_B, v_C)의 최대치와 삼각파 캐리어의 최대치 사이에 놓인다. 정현파 기준신호의 최대치는 변조 지수 M이며 삼각파 캐리어의 최대치와 두 직선의 높이의 차이를 단락 비 D라 정의한다.




그림 6. D에 대한 제안된 STZSI와 종전의 ZSI의 B의 비교

Fig. 6. Comparison of B of the proposed switched trans ZSI and conventional ZSI according to D




그림 7. Simple boost control method의 스위칭 방법[1]

Fig. 7. Switching strategy of simple boost control method

이때, M과 D의 합은 1(M+D=1)의 관계가 있으며, Simple boost control method를 사용한 STZSI의 G는 식 (16)과 같고, ZSI의 각 상 전압의 최대치는 식 (17)과 같다.

$$v_{A,B,C} = \frac{GV_I}{2} = \frac{1}{2} \times \frac{(N_{TS} + N_{TP}D)(1-D)}{1-2DN_{TS} - N_{TP}D} V_I \quad (17)$$




그림 8. 간략화된 ZSI의 등가회로
Fig. 8. Equivalent circuit of simplified ZSI

그림 8은 3상 ZSI의 등가 모델인데, 종전의 ZSI부터 SLZSI와 본 논문에서 제안하는 STZSI 모두 동일하게 적용된다. 유도성 부하 임피던스($Z_O = R_O + sL_O$)는 스위치 S와 병렬로 연결되어 있으며, D_I 의 전류는 입력 전류($I_I = I_{DI}$)이다.

비 단락 상태에서의 그림 8의 스위치 S의 양단 전압을 인버터 암의 전압 스트레스(V_{DC})로 정의하고 D_I 에 흐르는 전류를 전류 스트레스(I_{DI})로 정의하였다.

표 1에 typical ZSI, SLZSI와 제안된 STZSI의 커패시터 전압(V_C), 인버터 암의 전압 스트레스(V_{DC})와 전압 이득(G)을 나타내었다. 또한 변압기의 권선비(N_T)에 따른 전압 이득, D_I 의 전압 스트레스(V_{DI}), 최대 상 전류(I_O), 인덕터 전류(I_L)와 Switched Trans Cell 전류(I_T), 입력 전류 스트레스(I_{DI})도 나타내었다.

그림 9에는 제안된 STZSI(N_T = 2)와 SLZSI, typical ZSI의 전압 이득을 비교하였다. 표 1에서 보는 바와 같이, N_T=1 인 경우의 STZSI는 이론적으로 SLZSI와 동일한 결과를 얻는다.

표 1. 각 방식의 전압 이득 및 전압 스트레스와 커패시터 전압의 비교[1,11,12]
Table 1. Comparison of voltage gain, voltage stress and capacitor voltage of each ZSI

	Typical ZSI	SLZSI	The proposed STZSI
Voltage of capacitor(V _C)	$\frac{1-D}{1-2D} V_I$	$\frac{1-D}{1-3D} V_I$	$\frac{N_{TS}(1-D)}{(1-2D)N_{TS} - N_{TP}D} V_I$
Voltage stress(V _{DC})	$\frac{1}{1-2D} V_I$	$\frac{1+D}{1-3D} V_I$	$\frac{N_{TS} + N_{TP}D}{(1-2D)N_{TS} - N_{TP}D} V_I$
Gain(G)	$\frac{1-D}{1-2D}$	$\frac{(1+D)(1-D)}{1-3D}$	$\frac{(N_{TS} + N_{TP}D)(1-D)}{(1-2D)N_{TS} - N_{TP}D}$
Gain(N _T = 1.0)	No application	No application	$\frac{(1+D)(1-D)}{(1-2D) - D}$
Gain(N _T = 2.0)	No application	No application	$\frac{(1+2D)(1-D)}{(1-2D) - 2D}$
V _{DI}			V _{DC}
Output current(I _O)	$\frac{1-D}{1-2D} \frac{V_I}{2R_O}$	$\frac{(1+D)(1-D)}{1-3D} \frac{V_I}{2R_O}$	$\frac{(N_{TS} + N_{TP}D)(1-D)}{(1-2D)N_{TS} - N_{TP}D} \frac{V_I}{2R_O}$
I _L or I _T	$I_L = \left(\frac{1-D}{1-2D}\right)^2 \frac{V_I}{2R_O}$	$I_L = \left(\frac{1-D}{1-3D}\right)^2 \frac{(1+D)V_I}{2R_O}$	$I_T = \frac{(N_{TS} + N_{TP}D)N_{TS}(1-D)^2}{[(1-2D)N_{TS} - N_{TP}D]^2} \frac{V_I}{2R_O}$
Current stress(I _{DI})	2I _L - I _O	2I _L - I _O	2I _T - I _O




그림 9. 제안된 STZSI와 종전의 ZSI에 대한 G의 비교
 Fig. 9. Comparison of G of the proposed STZSI and conventional ZSI

4. 결과 및 고찰

본 논문에서 제안한 Switched Trans ZSI의 동작 특성을 비교하기 위하여, 종전의 ZSI에 대하여 PSIM 시뮬레이션을 수행하였다.

표 2와 같이, 각 ZSI는 입력 직류 전압(V_I) 100[V]와 부하 50[Ω]의 조건에서 약 66[VRMS]/60[Hz]의 출력 상 전압(v_A , v_B , v_C)을 얻었다. 이때 $L_f = 5[\text{mH}]/0.2[\Omega]$, $C_f = 1[\mu\text{F}]$, $C_1 = C_2 = 1,000[\mu\text{F}]$, $L_1 = L_2 = L_3 = L_4 = 3[\text{mH}]/0.2[\Omega]$ 를 사용하였다. 예외적으로 Switched Trans ZSI는 인덕터 대신 2 : 1 권선비의 3[mH]의 변압기 2개가 사용되었다.

그림 10과 그림 11 및 그림 12는 각각 typical ZSI, SLZSI, 제안된 STZSI의 C_1 , C_2 전압(V_C)과 인버터 암의 전압 스트레스(V_{DC})를 나타내고 있다. 그림 10에 서와 같이, typical ZSI의 경우, 과도상태 동안(0~0.15[s]) V_C 는 약 267[V]까지 높아지며 정상상태에서 187[V]로 안정된다. 또한 V_{DC} 는 435[V]까지 높아지며, 정상상태에서 276[V]로 안정된다.

그림 11은 SLZSI에 대한 결과를 나타내고 있다. SLZSI는 과도상태(0~0.07[s])동안 최대전압은 각각 $V_C=196[\text{V}]$ 와 $V_{DC}=292[\text{V}]$ 이다. 이것을 typical ZSI와

비교 해 보면, V_C 는 약 27[%], V_{DC} 는 33[%] 감소됨을 알 수 있다. 이후 정상상태가 되면, $V_C=156[\text{V}]$, $V_{DC}=220[\text{V}]$ 로 안정되며, typical ZSI에 비하여 각각 V_C 는 27[%]와 V_{DC} 는 21[%] 감소된다.

표 2. 시스템 파라미터
 Table 2. System Parameters

Input DC voltage (V_I)	100[V]	
Output voltage(v_A)	66[VRMS]/60[Hz]	
Impedance Network	$L_1=L_2=L_3=L_4$	3[mH]
	$C_1=C_2$	1,000[μF]/0.2[Ω]
Transformer (T_1, T_2)	Turn ratio = 2 : 1	
	Leakage inductance = 50[μH]	
	Inductance = 3[mH]	
	Resistance = 0.1[Ω]	
Switching frequency	10[kHz]	
L, C filter	L_f	5[mH]/0.2[Ω]
	C_f	1[μF]
Resistive load	50[Ω]	




그림 10. Typical ZSI의 커패시터 전압(V_C), 입력전압(V_I), 전압 스트레스(V_{DC}), 상 전압(v_A)
 Fig. 10. Capacitor voltage(V_C), input voltage(V_I), voltage stress(V_{DC}), phase voltage(v_A) of typical ZSI

3상 Switched Trans Z-소스 직류/교류 전력변환기의 스트레스 및 과도상태 특성




그림 11. SLZSI의 커패시터 전압(V_C), 입력전압(V_i), 전압 스트레스(V_{DC}), 상 전압(v_A)
 Fig. 11. Capacitor voltage(V_C), input voltage(V_i), voltage stress(V_{DC}), phase voltage(v_A) of SLZSI

제안된 STZSI에 대한 결과를 그림 12에 나타내었다. 과도상태($0 \sim 0.05[s]$) 동안 V_C 와 V_{DC} 의 최대 전압은 각각 $180[V]$, $260[V]$ 이고, 정상상태가 되면 $156.7[V]$, $213[V]$ 로 안정된다. 이것을 SLZSI와 비교하면 V_C 와 V_{DC} 의 최대전압은 각각 9[%]와 11[%] 감소하며, 정상상태에서는 인버터 양의 전압 스트레스가 4[%] 감소된다. 결과적으로 동일한 입력 전압과 동일한 전압을 출력하는 조건에서는 제안된 STZSI의 전압 스트레스가 가장 낮음을 알 수 있다. 또한 제안된 방법은 비교적 낮은 내압의 C_1, C_2 만으로도 다른 방식과 동일한 성능을 보이며, 정상상태로 안정되는 시간 역시 가장 짧은 다는 것을 알 수 있다.

그림 13은 typical ZSI와 SLZSI 그리고 제안된 STZSI의 부하 변동($20[\Omega] \sim 100[\Omega]$)에 대한 입력 전류(I_{ID})의 스트레스를 나타낸 것이다. 시뮬레이션의 $V_i=100[V]$, $V_a=[66V_{RMS}]$ 이 조건에서 typical ZSI와 SLZSI, 제안된 STZSI의 단락 비는 각각 $D = 0.32$, $D = 0.16$, $D = 0.1$ 로 설정하였다. 따라서 공통적으로 전압 이득(G)는 약 1.8 이다. 저항 변화 범위 안에서 제안된 STZSI의 전류 스트레스가 가장 낮은 것을 확인

할 수 있으며, typical ZSI의 전류 스트레스가 가장 높은 것을 알 수 있다. 그림 14는 3상 부하 저항이 $50[\Omega]$ 인 경우에 대한 중전의 방법과 제안된 방법의 입력 전류 파형을 확대한 결과이다.




그림 12. STZSI의 커패시터 전압(V_C), 입력전압(V_i), 전압 스트레스(V_{DC}), 상 전압(v_A)
 Fig. 12. Capacitor voltage(V_C), input voltage(V_i), voltage stress(V_{DC}), phase voltage(v_A) of STZSI




그림 13. Typical ZSI, SLZSI, STZSI의 전류 스트레스 비교
 Fig. 13. Comparison of current stress of the typical ZSI, SLZSI, STZSI

그림에서 보는 바와 같이, typical ZSI는 최대 입력 전류는 약 6[A]이며, $D = 0.32$ 에 대한 전류 차단 구간을 가지고 있다. SLZSI의 경우 최대 입력전류는 약 4[A]이며 typical ZSI 보다 낮다. 제안된 STZSI의 경우는 2[A]정도이며 가장 낮은 전류 스트레스를 보이고 있다. 또한, STZSI의 경우 $D = 0.1$ 이므로, 차단 구간이 가장 짧은 것을 역시 확인할 수 있다.




그림 14. Typical ZSI, SLZSI, STZSI의 입력전류 파형.
 $V_i = 100[V]$, $G = 1.8$

Fig. 14. Waveforms of input current of the typical ZSI, SLZSI, STZSI. $V_i=100[V]$, $G=1.8$




그림 15. 상 부하에 따른 typical ZSI, SLZSI, STZSI의 과도상태 시간

Fig. 15. Transient state times of typical ZSI, SLZSI, STZSI according to phase load

3상 부하에 따른 각 ZSI의 과도상태 시간은 시뮬레이션에 의해 그림 15로 나타내었다. 저항 부하의 크기가 작을수록 과도상태 시간이 짧아지는 공통적인 특성을 보인다. 또한, 제안된 STZSI의 과도상태 시간이 typical ZSI, SLZSI에 비해 가장 짧은 것을 알 수 있었다.

5. 결 론

본 논문에서는 typical ZSI가 높은 전압 이득을 얻기 위해 동작하는 경우 발생하는 높은 전압과 전류 스트레스를 줄이기 위한 방법으로, 새로운 Switched Trans ZSI를 제안하였다. 제안된 방법은 하나의 변압기와 두 개의 다이오드로 구성되는 Switched Trans Cell를 이용하여 Z-임피던스 망을 구성하였으며, 동일한 단락 비에서 typical ZSI에 비해 높은 부스트 성능을 가진다. 동일한 전압을 출력하는 경우, 다른 ZSI에 비하여 낮은 전압과 전류 스트레스를 나타낸다.

직류 입력 전압 100[V]에 대하여 상 전압 66 [VRMS]을 발생하는 조건으로, 충전의 방법과 제안된 방법의 PSIM 시뮬레이션을 수행하였다. 그 결과 제안된 STZSI의 단락 비가 가장 낮았고, DC/AC 인버터암의 전압 스트레스는 33[%]감소하였으며, 입력 전류 스트레스가 약 1/3로 줄어들음을 알 수 있었다. 끝으로 제안된 방법은 낮은 단락 비에서 동작하므로, 출력 전압이 정상상태에 도달하는 기간이 가장 빨랐다. 향후, 제안된 방식은 낮은 입력 전압에서 높은 부스트 성능을 가지고 상대적으로 스트레스가 낮은 성능을 가지고 있으므로, 신재생 에너지 분야에서 폭 넓게 사용 가능할 것으로 예상된다.

감사의 글

이 논문은 2010년도 전남대학교 학술연구비 지원에 의하여 연구되었음.

References

[1] F. Z. Peng, "Z-Source Inverter," IEEE Trans. Ind. Applicat., Vol.39, No.2, pp. 504-510, March/April 2003.

[2] M. Olzwesky, "Z-Source Inverter for Fuel Cell Vehicles", U.S. Department of Energy, Freedom CAR and Vehicles Technologies, EE2G, 1000 Independence Avenue, SW, Washington, D.C. 20585-0121, 2005, pp. 15-17.

[3] F. Z. Peng, X. Yuan, X. Fang, and Z. Qian, "Z-Source Inverter for Adjustable Speed Drives," IEEE Power Electron. Lett., Vol. 1, No. 2, pp. 33 - 35, Jun. 2003.

[4] F. Z. Peng, M. Shen, and Z. Qiang, "Maximum Boost Control of the Z-Source Inverter", IEEE Trans. Power Electron., Vol. 20, No.4, pp. 833-838, July 2004.

[5] M. S. Shen, J. Wang, A. Joseph, F. Z. Peng, L. M. Tolbert, and D. J. Adams, "Constant Boost Control of the Z-source Inverter to Minimize current Ripple and Voltage Stress", IEEE Trans. Ind. Applicat., Vol. 42, Issue. 3, pp. 770 - 778, May-Jun 2006.

[6] N. Muntean, L. Tutelea, and I. Boldea, "A Modified Carrier-Based PWM Modulation Technique in Z-Source Inverter", in Int. Aegean Conf. on Electrical Machines and Power Electronics, 2007, pp. 174-180.

[7] P.C. Loh, D.M. Vilathgamuwa, Y.S. Lai, G.T. Chua, and Y. Li, "Pulse-Width Modulation of Z-Source Inverter", in Conf. Rec. of IEEE IAS'04, 2004, pp. 148-155.

[8] J. Li, J. Liu, and Z. Liu, "Loss Oriented Evaluation and Comparison of Z-Source Inverters Using Different Pulse Width Modulation Strategies", in Proc. IEEE APEC'09, 2009, pp.851 - 856.

[9] Q.V. Tran, T.W. Chun, J.R. Ahn, and H.H. Lee, "Algorithms for Controlling Both the DC Boost and AC Output Voltage of Z-Source Inverter", IEEE Trans. Ind. Electron., Vol. 54, No. 5, pp.2745 - 2750, October 2007.

[10] J. B. Liu, J. G. Hu, and L. Y. Xu, "A Modified Space Vector PWM for Z-Source Inverter - Modeling and Design," in Proc. ICEMS (International Conference on Electrical Machines and Systems), 2005, Vol. 1-3, pp. 1242-1247.

[11] W. Qian, F. Z. Peng and H. Cha, "Trans-Z-source inverters", in Proc. IEEE IPEC'10, 2010, pp. 1874 - 1881.

[12] Miao Zhu, Kun Yu and Fang Lin Luo, "Switched Inductor Z-Source Inverter", IEEE Trans. Power Electron., Vol. 25, Issue. 8, pp. 2150-2158, June 2010.

[13] C.J. Gajanayake, F.L. Luo, H.B. Gooi, P. L. So, and L. K. Siow, "Extended-Boost Z-Source Inverters", IEEE Trans. Power Electron., Vol. 25, No. 10, pp. 2642-2652, Oct 2010.

[14] J. B. Liu, J. G. Hu, and L. Y. Xu, "Dynamic Modeling and Analysis of Z-Source Converter-Derivation of AC Small Signal Model and Design Oriented Analysis," IEEE Trans. Power Electron., Vol. 22, No. 5, pp. 1786-1796, Sep. 2007.

[15] Y. Yu, Q. Zhang, X. Liu, and S. Cui, "DC-link Voltage Ripple Analysis and Impedance Network Design of Single-Phase Z-Source Inverter," in Proc. EPE'11, 2011, pp. 1-10.

[16] S. Rajakaruna, and Y.R.L. Jayawickrama, "Designing Impedance Network of Z-Source Inverters ," in Proc. IPEC'05, 2005, pp. 962-967.

[17] 홍승표, 정영국, 임영철, "듀티 비에 따른 단상 Z-소스 인버터의 효율과 출력 전압에 관한 연구", 한국조명 전기설비학회 논문지, 제25권, 8호, pp. 8-19, 2011.

◇ 저자소개 ◇



임영철(任永徹)

1953년 4월 23일생. 1975년 전남대학교 전기공학과 졸업. 1977년 고려대학교 대학원 전기공학과 졸업(석사). 1990년 동 대학원 전기공학과 졸업(박사). 1997년 호주 모나시대학교 Visiting Scholar. 1998 ~ 2007년 산업자원부 지정 전남대학교 고품질 전기전자부품 및 시스템 연구센터 소장. 현재 전남대학교 전기공학과 교수.

Tel : (062)530-1743

E-mail : yclim@chonnam.ac.kr



김세진(金世鎭)

1983년 3월 9일생. 2009년 2월 호남대학교 전기공학과 졸업. 2011년 전남대 대학원 전기공학과 졸업(석사). 현재 동대학원 박사과정.

Tel : (062)530-0852

E-mail : sj6129210@gmail.com



정영국(鄭榮國)

1963년 11월 10일생. 1986년 전남대학교 전기공학과 졸업. 1988년 동 대학원 전기공학과 졸업(석사). 1996년 동 대학원 전기공학과 졸업(박사). 2000년 일본 오카야마대학교 연구방문. 현재 대불대학교 융합기술학부 부교수.

Tel : (061)469-1263

E-mail : jyg@db.ac.kr