대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

1.2V 전원전압용 RGC 입력단을 갖는 5-Gb/s CMOS 광 수신기

A 5-Gb/s CMOS Optical Receiver with Regulated-Cascode Input Stage for 1.2V Supply

  • 탁지영 (이화여자대학교 공과대학 전자공학과) ;
  • 김혜원 (이화여자대학교 공과대학 전자공학과) ;
  • 신지혜 (이화여자대학교 공과대학 전자공학과) ;
  • 이진주 (이화여자대학교 공과대학 전자공학과) ;
  • 박성민 (이화여자대학교 공과대학 전자공학과)
  • Tak, Ji-Young (Department of Electronics Eng., Ewha Womans University) ;
  • Kim, Hye-Won (Department of Electronics Eng., Ewha Womans University) ;
  • Shin, Ji-Hye (Department of Electronics Eng., Ewha Womans University) ;
  • Lee, Jin-Ju (Department of Electronics Eng., Ewha Womans University) ;
  • Park, Sung-Min (Department of Electronics Eng., Ewha Womans University)
  • 투고 : 2011.12.27
  • 심사 : 2012.02.27
  • 발행 : 2012.03.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 $0.13{\mu}m$ CMOS 공정을 이용하여 초고속 디지털 인터페이스 응용을 위한 5-Gb/s 광 수신기를 구현하였다. 전치증폭기인 TIA 내에는 낮은 전원전압에서도 동작이 가능한 개선된 RGC 입력구조를 사용하였고, 리미팅 증폭기 내에서는 interleaving 능동피드백 기법 및 소스 디제너레이션 기법을 활용하였다. 이로써, 제안한 광 수신기의 칩 측정결과, $72dB{\Omega}$ 트랜스임피던스 이득, 4.7GHz 대역폭, 및 400mVpp 차동 출력전압 스윙레벨을 얻었다. 또한, 단일 1.2V 전원전압에서 66mW의 낮은 전력을 소모하며, 칩 면적은 $1.6{\times}0.8mm^2$ 이다.

This paper presents a 5-Gb/s optical receiver circuit realized in a $0.13-{\mu}m$ CMOS technologies for the applications of high-speed digital interface. Exploiting modified RGC input stage at the front-end transimpedance amplifier, interleaving active feedback and source degeneration techniques at the limiting amplifier, the proposed optical receiver chip demonstrates the measured results of $72-dB{\Omega}$ transimpedance gain, 4.7-GHz bandwidth, and $400-mV_{pp}$differential output voltage swings up to the data rate of 5-Gb/s. Also, the chip dissipates 66mW in total from a single 1.2-V supply, and occupies the area of $1.6{\times}0.8mm^2$.

키워드

참고문헌

  1. T. S. -C. Kao et al., "A 5-Gbit/s CMOS Optical Receiver With Integrated Spatially Modulated Light Detector and Equalization", IEEE Trans. on Circuits and Systems I, vol. 57, pp. 2844-2857, Nov. 2010. https://doi.org/10.1109/TCSI.2010.2050231
  2. 탁지영 et al., "멀티채널 기가비트 CMOS 광 송신기 회로", 전자공학회지, 48권, SD편, 12호, 52-57 쪽, 2011년 12월.
  3. C. Kromer et al., "A Low-Power 20-GHz $52-dB{\Omega}$ Transimpedance Amplifier in 80-nm CMOS", IEEE J. Solid-State Circuits, vol. 39, no. 6, Jun. 2004.
  4. B. Razavi, Design of Integrated Circuits for Optical Communications, Chapter 3, McGraw-Hill, New York, 2003.
  5. S. M. Park and H. -J. Yoo, "1.25-Gb/s Regulated Cascode CMOS Transimpedance Amplifier For Gigabit Ethernet Application", IEEE J. of Solid-State Circuits, Vol. 39, No.1, pp.112-121, Jan. 2004. https://doi.org/10.1109/JSSC.2003.820884
  6. 김영, 강진구, "광 PCB용 CMOS 광수신기 설계", 전자공학회지, 43권, SD편, 7호, 13-19쪽, 2006년 7월.
  7. B. Analui and A. Hajimiri, "Bandwidth Enhancement for Transimpedance Amplifiers", IEEE J. of Solid-State Circuits, Vol. 39, No. 8, pp. 1263-1270, Aug. 2004. https://doi.org/10.1109/JSSC.2004.831783
  8. S. Shekhar et al., "Bandwidth Extension Techniques for CMOS Amplifiers", IEEE J. of Solid-State Circuits, Vol. 41, No. 11, pp. 2424-2439, Nov. 2006. https://doi.org/10.1109/JSSC.2006.883336
  9. J. Yun et al., "4Gb/s Current-Mode Optical Transceiver in 0.18um CMOS", IEEE ISSCC 2009, pp. 102-103, Feb. 2009.
  10. J. Han et al., "A 2.5-Gb/s ESD-Protected Dual-Channel Optical Transceiver Array", IEEE Asian Solid-State Circuits Conference, pp.156-159, Nov. 2007
  11. W. -Z. Chen et al., "A 1.8-V 10-Gb/s fully integrated CMOS optical receiver analog front-end" IEEE J. of Solid-State Circuits, Vol. 40, pp. 1388-1396, Jun. 2005. https://doi.org/10.1109/JSSC.2005.845970