대한전자공학회논문지SD (Journal of the Institute of Electronics Engineers of Korea SD)

대한전자공학회 (The Institute of Electronics and Information Engineers)
권호 표지

고속 동작에 적합한 위상 내삽기 최적화 설계 기술

Design Optimization Techniques of a Phase Interpolator for High-Speed Applications

  • 황혜원 (성균관대학교 정보통신대학) ;
  • ;
  • 전정훈 (성균관대학교 정보통신대학) ;
  • 권기원 (성균관대학교 정보통신대학)
  • Hwang, Hye-Won (College of Information and Communication Engineering, Sungkyunkwan University) ;
  • Alon, Elad (Department of Electrical Engineering and Computer Sciences, University of California) ;
  • Chun, Jung-Hoon (College of Information and Communication Engineering, Sungkyunkwan University) ;
  • Kwon, Kee-Won (College of Information and Communication Engineering, Sungkyunkwan University)
  • 투고 : 2011.10.20
  • 심사 : 2012.01.05
  • 발행 : 2012.01.25
PDF 다운로드
⟨ 이전 논문 다음 논문 ⟩

초록

본 논문에서는 수학적 해석을 통해 위상 내삽기(Phase Interpolator, PI)를 최적화하는 설계 방법과 인덕터 부하를 이용하여 고속 동작에 적합하도록 개선한 저전력 PI 구조를 제안한다. 정해진 대역폭과 이득을 가지는 PI의 전력이 최소가 되는 설계 기준을 공정에 따라 정해지는 상수의 수식으로 제시한다. 또한, 제안된 인덕더 부하를 사용하는 PI구조는 같은 대역폭과 이득에서 소모 전력을 반으로 줄일 수 있다. $0.13{\mu}m$ 1.2V CMOS 공정에서 4개의 위상을 가지는 VCO 출력 신호를 이용하여 7-bit PI를 설계한 결과, 인덕터 부하를 사용하고 제안된 설계 기준에 따라 소모 전력을 최적화 하여 12GHz에서 $721.2{\mu}W$ 소모한다.

This paper presents the design optimization technique for a phase interpolator(PI) and suggests the inductor-loaded PI structure for low power consumption suitable for high-speed applications. An analytical study leads to the design criterion composed of the process constants for the minimum power consumption and the proposed inductor-loaded PI reduces the power by half with determined bandwidth and gain of PI. Designed 7-bit PI using $0.13{\mu}m$ 1.2V CMOS technology consumes $721.2{\mu}W$ in 12GHz with inductor and the suggested optimization technique.

키워드

참고문헌

  1. V. Stojanovic, A. Ho, B. W. Garlepp, F. Chen, J. Wei, G. Tsang, E. Alon, R. T. Kollipara, C. W. Werner, J. L. Zerbe, and M. A. Horowitz, "Autonomous Dual-Mode (PAM2/4) Serial Link Transceiver With Adaptive Equalization and Data Recovery," IEEE Journal of Solid-State Circuits, Vol. 40, No. 4, pp. 1012-1026, April 2005. https://doi.org/10.1109/JSSC.2004.842863
  2. 이장우, 유창식, "인덕티브 커플링 송수신 회로를 위한 신호 전달 기법," 전자공학회논문지, 제48권 SD편, 제7호, 17-22쪽, 2011년 7월
  3. 박형민, 강진구, "위상변조를 이용한 저 전력 입출력 인터페이스 회로" 전자공학회논문지, 제48권 SD편, 제2호, 1-6쪽, 2011년 2월
  4. S. Sidiropoulos, and M. A. Horowitz, "A Semidigital Dual Delay-Locked Loop," IEEE Journal of Solid-State Circuits, Vol. 32, No. 11, pp. 1683-1692, Nov 1997. https://doi.org/10.1109/4.641688
  5. Y. M. Greshishchev, P. Schvan, J. L. Showell, M.-L. Xu, J. J. Ojha, and J. E. Rogers, "A Fully Integrated SiGe Receiver IC for 10-Gb/s Data Rate," IEEE Journal of Solid-State Circuits, Vol. 35, No. 12, pp. 1949-1957, Dec 2000. https://doi.org/10.1109/4.890309
  6. H. Takauchi, H. Tamura, S. Matsubara, M. Kibune, Y. Doi, T. Chiba, H. Anbutsu, H. Yamaguchi, T. Mori, M. Takatsu, K. Gotoh, T. Sakai, and T. Yamamura, "A CMOS Multichannel 10-Gb/s Transceiver," IEEE Journal of Solid-State Circuits, Vol. 38, No. 12, pp. 2094-2100, Dec 2003. https://doi.org/10.1109/JSSC.2003.818577
  7. P. Larsson, "A 2-1600-MHz CMOS Clock Recovery PLL with Low-Vdd Capability," IEEE Journal of Solid-State Circuits, Vol. 34, No. 12, pp. 1951-1960, Dec 1999. https://doi.org/10.1109/4.808920
  8. R. Kreienkamp, U. Langmann, C. Zimmermann, T. Aoyama, and H. Siedhoff, "A 10-Gb/s CMOS Clock and Data Recovery Circuit With an Analog Phase Interpolator," IEEE Journal of Solid-State Circuits, Vol. 40, No. 3, pp. 736-743, Mar 2005. https://doi.org/10.1109/JSSC.2005.843624
  9. T. H. Lee, K. S. Donnelly, J. T. C. Ho, J. Zerbe, M. G. Johnson, and T. Ishikawa, "A 2.5 V CMOS Delay-Locked Loop for an 18 Mbit, 500 Megabyte/s DRAM," IEEE Journal of Solid-State Circuits, Vol. 29, No. 12, pp. 1491-1496, Dec 1994. https://doi.org/10.1109/4.340422
  10. M. Fukaishi, K. Nakamura, H. Heiuchi, Y. Hirota, Y. Nakazawa, H. Ikeno, H. Hayama, and M. Yotsuyanagi, "A 20-Gb/s CMOS Multichannel Transmitter and Receiver Chip Set for Ultra-High-Resolution Digital Displays," IEEE Journal of Solid-State Circuits, Vol. 35, No. 11, pp. 1611-1618, Nov 2000. https://doi.org/10.1109/4.881206