The KIPS Transactions:PartA (정보처리학회논문지A)

Korea Information Processing Society (한국정보처리학회)
권호 표지
DOI QR코드

DOI QR Code

Analysis on the Thermal Efficiency of Branch Prediction Techniques in 3D Multicore Processors

3차원 구조 멀티코어 프로세서의 분기 예측 기법에 관한 온도 효율성 분석

  • 안진우 (전남대학교 전자컴퓨터공학부) ;
  • 최홍준 (전남대학교 전자컴퓨터공학부) ;
  • 김종면 (울산대학교 전기공학부) ;
  • 김철홍 (전남대학교 전자컴퓨터공학부)
  • Received : 2011.04.12
  • Accepted : 2011.06.30
  • Published : 2012.04.30
Download PDF
⟨ Previous Next ⟩

Abstract

Speculative execution for improving instruction-level parallelism is widely used in high-performance processors. In the speculative execution technique, the most important factor is the accuracy of branch predictor. Unfortunately, complex branch predictors for improving the accuracy can cause serious thermal problems in 3D multicore processors. Thermal problems have negative impact on the processor performance. This paper analyzes two methods to solve the thermal problems in the branch predictor of 3D multi-core processors. First method is dynamic thermal management which turns off the execution of the branch predictor when the temperature of the branch predictor exceeds the threshold. Second method is thermal-aware branch predictor placement policy by considering each layer's temperature in 3D multi-core processors. According to our evaluation, the branch predictor placement policy shows that average temperature is $87.69^{\circ}C$, and average maximum temperature gradient is $11.17^{\circ}C$. And, dynamic thermal management shows that average temperature is $89.64^{\circ}C$ and average maximum temperature gradient is $17.62^{\circ}C$. Proposed branch predictor placement policy has superior thermal efficiency than the dynamic thermal management. In the perspective of performance, the proposed branch predictor placement policy degrades the performance by 3.61%, while the dynamic thermal management degrades the performance by 27.66%.

프로세서의 성능을 효율적으로 증가시키기 위한 기법 중 하나로 명령어 수준의 병렬성을 높이는 추론적 수행(Speculative execution)이 사용되고 있다. 추론적 수행 기법의 효율성을 결정하는 가장 중요한 핵심 요소는 분기 예측기의 정확도이다. 하지만, 높은 예측율을 보장하는 복잡한 구조의 분기 예측기를 최근 주목 받고 있는 3차원 구조 멀티코어 프로세서에 적용하는데 있어서는 발열 현상이 큰 장애요소가 될 것으로 예측된다. 본 논문에서는 3차원 구조 멀티코어 프로세서에서 발생할 수 있는 분기 예측기의 높은 발열 문제를 해결하기 위해 두 가지 기법을 제시하고, 이에 대한 효율성을 상세하게 분석하고자 한다. 첫번째 기법은 분기 예측기의 온도가 임계 온도 이상으로 올라가는 경우 분기 예측기의 동작을 일시적으로 정지시키는 동적 온도 관리 기법이고, 두번째 기법은 3차원 구조 멀티코어 프로세서의 각 층 별로 온도를 고려하여 서로 다른 복잡도를 지닌 분기 예측기를 차등 배치하는 기법이다. 두 가지 기법 중에서 복잡도를 고려한 차등 배치 기법은 평균 $87.69^{\circ}C$의 온도를 나타내는 반면, 동적 온도 관리 기법은 평균 $89.64^{\circ}C$의 온도를 나타내었다. 그리고, 각 층에서 발생하는 온도 변화율을 각 기법에 대하여 비교한 결과, 동적 온도 관리 기법의 온도 변화율은 평균 $17.62^{\circ}C$을 나타내었고 복잡도 차등 배치 기법의 온도 변화율은 평균 $11.17^{\circ}C$을 나타내었다. 이러한 온도 분석을 통하여 3차원 멀티코어 프로세서에서 분기 예측기의 온도를 제어하였을 경우, 복잡도 차등 배치 기법을 적용하는 것이 더 효율적임을 알 수 있다. 성능적인 측면을 분석한 결과, 동적 온도 관리 기법은 해당 기법을 적용하지 않았을 경우보다 평균 27.66%의 성능하락을 나타내었지만, 복잡도 차등 배치 기법은 평균 3.61%의 성능 하락만을 나타내었다.

Keywords

References

  1. Ayose Falcon and Jared Stark, "Prophet/Critic Hybrid Branch Predictor," In Proceedings of the 31st Annual International Symposium on Computer Architecture, pp.250-262, Munchen, Germany, June, 2004
  2. M. Evers, P.-Y. Chang, and Y. N. Patt, "Using hybrid branch predictors to improve branch prediction accuracy in the presence of context switches," In Proceedings of the 23rd Annual International Symposium on Computer Architecture, pp.3-11, Philadelphia, PA, USA, May, 1996
  3. E. Jacobsen, E. Rotenberg, and J. E. Smith, "Assigning confidence to conditional branch predictions," In Proceedings of the 29th Annual International Symposium on Microarchitecture, pp.142-152, Paris, France, Dec., 1996.
  4. D. A. Jimenez, "Fast path-based neural branch prediction," In Proceedings of the 36th Annual International Symposium on Microarchitecture, pp.243-252, San Diego, CA, USA, Dec., 2003.
  5. G. H. Loh and D. S. Henry, "Predicting conditional branches with fusion-based hybrid predictors," In Proceedings of the International Conference on Parallel Architecture and Compilation Techniques, pp.165-176, Charlottesville, VA, USA, Sept., 2002.
  6. Daniel A. Jimenez, Calvin Lin, "Dynamic Branch Prediction with Perceptron," In Proceedings of the International Symposium on High Performance Computer Architecture, pp.197-206, Nuevo Leone, Mexico, Jan., 2001.
  7. C. Torregiani, H. Oprins, B. Vandevelde, E. Beyen, I. De Wolf, "Compact Thermal Modeling of Hot spots in Advanced 3D-Stacked ICs," In Proceedings of Electronics Packaging Technology Conference, pp.131-136, Singapore, Dec., 2009.
  8. A. K. Coskun, J. L. Ayala, D. Atienza, T. S. Rosing, and Y. Leblebici, "Dynamic Thermal Management in 3D Multicore Architectures," In Proceedings of Design, Automation & Test in Europe Conference & Exhibition, pp.1410-1415, Nice, France, Apr., 2009.
  9. Joyner J.W, Zarkesh-Ha. P, Meindl J.D, "A Stochastic Global Net-length Distribution for a Three-Dimensional System on Chip (3D-SoC)," In Proceedings of the 14th IEEE International ASIC/SOC Conference, pp.147-151, Arlington, VA, USA, Sep., 2001.
  10. K. Puttaswamy, G. H. Loh, "Thermal Analysis of a 3D Die Stacked High Performance Microprocessor," In Proceedings of ACM Great Lakes Symposium on VLSI, pp.19-24, Philadelphia, USA, 2006.
  11. Y. Xie, et al., "Design Space Exploration for 3D Architecture," ACM Journal of Emerging Technologies for Computer Systems, Vol.2. No.2, pp.65-103, April, 2006. https://doi.org/10.1145/1148015.1148016
  12. J. Donald and M. Martonosi, "Techniques for multicore thermal management: Classification and new exploration," In Proceedings of 33rd International Symposium on Computer Architecture, pp.78-88, Bostone, MA, USA, June, 2006.
  13. A. Baniasadi and A. Moshovos, "Instruction flow-based front-end throttling for power-aware high-performance processors," In Proceedings of the International Symposium on Low power Electronics and Design, California, USA, Aug., 2001.
  14. J. H. Choi, J. H. Kong, E. Y. Chung and S. W. Chung, "A Dual Integer Register File Structure for Temperature-Aware Microprocessor," Journal of KIISE: Computer System and Theory, Vol.35, No.12, pp.540-551, 2008.
  15. Chang Joo Lee, Hyesoon Kim, Onur Mutlu, Yale N. Patt, "Performance-Aware Speculation Control using Wrong Path Usefulness Prediction," In Proceedings of the International Symposium on High Performance Computer Architecture, pp.39-49, Salt Lake City, UT, USA, Feb., 2008.
  16. A. K. Coskun, A. B. Kahng, T. S. Rosing, "Temperatureand Cost-Aware Design of 3D Multiprocessor Architectures," In Proceedings of 12th Euromicro Conference on Digital System Design and Architectures, Methods and Tools, pp.183-190, Patras, Greece, Aug., 2009.
  17. SPEC CPU2000 Benchmarks, available at http://www.specbench.org
  18. D. C. Burger, and T. M. Austin, "The SimpleScalar tool set, version 2.0," ACM SIGARCH CAN, Vol.25, No.3, pp.13-25, Jun., 1997. https://doi.org/10.1145/268806.268810
  19. S. McFarling, "Combining branch predictors," Technical Report TN-36, Compaq Western Research Lab., June, 1993.
  20. K. Skadron, M. R. Stan, W. Huang, S. Velusamy, K. Sankaranarayanan, and D. Tarjan, "Temperature-Aware Microarchitecture," In Proceedings of the 30th International Symposium on Computer Architecture, pp.2-13, San Diego, CA, USA, June, 2003.