액티브 광케이블용 4-채널 2.5-Gb/s/ch CMOS 광 수신기 어레이

4-Channel 2.5-Gb/s/ch CMOS Optical Receiver Array for Active Optical HDMI Cables

  • 이진주 (이화여자대학교 공과대학 전자공학과) ;
  • 신지혜 (이화여자대학교 공과대학 전자공학과) ;
  • 박성민 (이화여자대학교 공과대학 전자공학과)
  • Lee, Jin-Ju (Department of Electronics Eng., Ewha Womans University) ;
  • Shin, Ji-Hye (Department of Electronics Eng., Ewha Womans University) ;
  • Park, Sung-Min (Department of Electronics Eng., Ewha Womans University)
  • 투고 : 2012.06.01
  • 심사 : 2012.07.25
  • 발행 : 2012.08.25

초록

본 논문에서는 0.18um CMOS(1P4M) 공정을 이용하여 HDMI용 액티브 광케이블에 적합한 채널당 2.5-Gb/s의 동작 속도를 갖는 광 수신기를 구현하였다. 광 수신기는 차동 증폭구조를 가지는 트랜스임피던스 증폭기, 5개의 증폭단을 갖는 리미팅 증폭기, 출력 버퍼단으로 구성된다. 트랜스임피던스 증폭기는 피드백 저항을 가진 인버터 입력구조로 구현함으로써 낮은 잡음지수와 작은 전력소모를 갖도록 설계하였다. 연이은 차동구조 증폭기 및 출력 버퍼단을 통해 전체 전압이득을 증가하였고, 리미팅 증폭단과의 연동을 용이하게 했다. 리미팅 증폭기는 다섯 단의 증폭단과 출력 버퍼단, 옵셋 제거 회로단으로 이루어져 있다. 시뮬레이션 결과, 제안한 광 수신기는 $91dB{\Omega}$ 트랜스임피던스 이득, 1.55 GHz 대역폭(입력단 0.32 pF의 포토다이오드 커패시턴스 포함), 16 pA/sqrt(Hz) 평균 잡음 전류 스펙트럼 밀도, 및 -21.6 dBm 민감도 ($10^{-12}$ BER)를 갖는다. 또한, DC 시뮬레이션 결과, 1.8-V의 전원전압에서 총 40 mW의 전력을 소모한다. 제작한 칩은 패드를 포함하여 $1.35{\times}2.46mm^2$의 면적을 갖는다. optical eye-diagram 측정 결과, 2.5-Gb/s 동작속도에서 크고 깨끗한 eye-diagram을 보인다.

This paper introduces a 2.5-Gb/s optical receiver implemented in a standard 1P4M 0.18um CMOS technology for the applications of active optical HDMI cables. The optical receiver consists of a differential transimpedance amplifier(TIA), a five-stage differential limiting amplifier(LA), and an output buffer. The TIA exploits the inverter input configuration with a resistive feedback for low noise and power consumption. It is cascaded by an additional differential amplifier and a DC-balanced buffer to facilitate the following LA design. The LA consists of five gain cells, an output buffer, and an offset cancellation circuit. The proposed optical receiver demonstrates $91dB{\Omega}$ transimpedance gain, 1.55 GHz bandwidth even with the large photodiode capacitance of 320 fF, 16 pA/sqrt(Hz) average noise current spectral density within the bandwidth (corresponding to the optical sensitivity of -21.6 dBm for $10^{-12}$ BER), and 40 mW power dissipation from a single 1.8-V supply. Test chips occupy the area of $1.35{\times}2.46mm^2$ including pads. The optically measured eye-diagrams confirms wide and clear eye-openings for 2.5-Gb/s operations.

키워드

참고문헌

  1. 심수정, 박성민, "광통신용 10Gb/s CMOS 전치증폭기 설계", 전자공학회지, SD편, 43권, 10호, 1-9쪽, 2006년 10월.
  2. 탁지영 et al., "1.2V 전원전압용 RGC 입력단을 갖는 5-Gb/s CMOS 광 수신기", 전자공학회지, SD편, 49권, 3호, 15-20쪽, 2012년 3월.
  3. B. Razavi, 'Design of Integrated Circuits for Optical Communications', McGraw Hill, 2003.
  4. S. Galal and B. Razavi, "10-Gb/s limiting amplifier and laser/modulator driver in 0.18-um CMOS technology," in IEEE ISSCC Dig. Tech. Papers, Feb. 2003, pp. 188-189.
  5. J. Han et al., "A 2.5-Gb/s ESD-Protected Dual-Channel Optical Transceiver Array", in IEEE A-SSCC, pp. 156-159, Nov. 2007.
  6. W. -Z. Chen and C. -H. Lu, "Design and Analysis of A 2.5Gbps Optical Receiver Analog Front-End in a 0.35um Digital CMOS Technology", IEEE Tran. on Circuits and Systems, pp. 977-983, May, 2006.
  7. W. -Z. Chen and R. M. Gan, "A Single Chip 2.5Gbps CMOS Burst Mode Optical Receiver," in Proc. IEEE Symp. VLSI Circuits, Hawaii, pp. 120-121, 2006.