

전압 스트레스와 맥동이 개선된 양극성 출력 전압을 갖는 LCCT Z-소스 DC-DC 컨버터

박종기¹, 신연수², 정영국[†], 임영철¹

LCCT Z-Source DC-DC Converter with the Bipolar Output Voltages for Improving the Voltage Stress and Ripple

Jong-Ki Park¹, Yeon-Soo Shin², Young-Gook Jung[†], and Young-Cheol Lim¹

Abstract - This paper proposes the improved LCCT(Inductor-Capacitor-Capacitor-Trans) Z-source DC-DC converter (Improved LCCT ZSDC) which can generate the bipolar output voltages according to duty ratio D. The proposed converter has the characteristic and structure of Quasi Z-source DC-DC converter(Quasi ZSDC) and conventional LCCT Z-source DC-DC converter(LCCT ZSDC). To confirm the validity of the proposed method, PSIM simulation and a DSP based experiment were performed for each converter. In case which the input DC voltage is 70V, the bipolar output DC voltage of positive 90V and negative 50V could generate. Also, as comparison result of the capacitor voltage ripple in Z-network and the input current under the same condition for each converter, the voltage stress and the capacitor voltage in Z-network of the proposed method were lower compared with the conventional methods. Finally, the efficiency for each method was investigated according to load variation and duty ratio D.

Keywords: improved LCCT Z-source DC-DC converter(Improved LCCT ZSDC), bipolar output voltages, voltage stress, input current, capacitor voltage ripple, Efficiency.

1. 서 론

수백W~수 kW급의 DC 전원 공급 장치는 최근에 와서 가전용 기기 뿐 만 아니라, 군사용 전자 시스템 및 정보(IT)화 기기 등으로 그 사용 범위가 넓혀가고 있다. DC 전원 공급 장치는 그 종류가 매우 많으며, 각각 그 사용 목적에 따라 특징을 달리 하고 있다. 최근에는 일반적인 토폴로지^[1-3]뿐 만 아니라, Z-소스 토폴로지^[4]를 갖는 DC-DC컨버터^[6]도 연구되고 있다^[5]. Z-소스 DC-DC컨버터(ZSDC)는 듀티비 D(Duty ratio)를 조절하면 양(+)의 부스트 출력 전압과 음(-)의 백-부스트 출력 전압, 즉 양극성의 출력 전압을 얻을 수 있다. 그중에서

Z-임피던스 망의 인덕터와 커패시터가 X-자^[4]로 구성된 형태인 typical Z-소스 DC-DC컨버터^[6]는 입력 전류가 불연속으로 흐르기 때문에 입력 측의 전류 스트레스가 많다. 이러한 문제점을 해결하기 위하여 입력 측에 있는 인덕터로 인하여 소프트 스타트가 가능하고, 입력 측의 전류 스트레스가 적은 Quasi Z-소스^[7] DC-DC 컨버터(Quasi ZSDC)^[5]가 연구되었다.

Quasi ZSDC는 Z-임피던스 망의 내부 저항으로 인하여 전압 이득을 높이는데 한계가 있다. 따라서 최근에는 부스트를 B(Boost factor)를 향상시키기 위하여 D에 따라 B가 매우 높은 LCCT (Inductor-Capacitor-Capacitor-Trans) DC-DC 컨버터(LCCT ZSDC)^[8-10]가 제시되었다. LCCT ZSDC는 종전의 Quasi Z-임피던스 망의 인덕터를 2권선 고주파 변압기로 대체한 형태이며, 입력 전류의 맥동이 낮지만, Z-임피던스망의 커패시터 전압의 맥동과 스트레스가 존재한다^[11].

본 연구는 LCCT ZSDC의 전압 이득을 가지고 있으면서, Z-임피던스망의 커패시터 전압 맥동과 전압 스트레스(SW2의 IGBT전압)를 개선한 LCCT Z-소스

Paper number: TKPE-2013-18-1-11 ISSN: 1229-2214

[†] Corresponding author: jyg@db.ac.kr, Dept. of Electrical Engineering, Daebul University

Tel: +82-61-469-1263 Fax: +82-61-469-1353

¹ Dept. of Electrical Engineering, Chonnam Nat'l University

² Kumho HT, Inc.

Manuscript received Aug. 2, 2012; accepted Nov. 19, 2012

— 본 논문은 2012년 전력전자학술대회 우수추천논문임

DC-DC컨버터(Improved LCCT ZSDC)를 제안한다. 제안된 방식은 구조적으로는 종전의 LCCT ZSDC와 동일하지만, 고주파 변압기를 3권선으로 대체하는 점이 다르다. 제안된 방법은 입력 전압을 기준으로 하여 듀티비 D에 따라 양(+의) 출력 전압과 음(-)의 출력 전압이 가능하며, 입력 측의 인덕터로 인하여 입력 전류는 불연속적이지 않고 연속적으로 흐른다. PSIM 시뮬레이션과 DSP (TMS320 F28335)기반의 실험에 의하여 제안된 방법의 타당성을 검토하고, 일정한 부하에서 D의 변화에 따른 컨버터의 효율과 일정한 D에서 출력의 변화에 대한 컨버터의 효율을 비교하고자 한다.

2. 본 론

2.1 Quasi Z-소스 DC-DC 컨버터(Quasi ZSDC)

그림 1은 양극성의 출력 전압이 가능한 Quasi ZSDC를 나타내고 있다. 이 방식은 인덕터 L1,L2와 두 개의 커패시터 C1,C2, 브리지 다이오드와 IGBT 스위치 SW 그리고 Lf-Cf 출력필터와 R부하로 구성되어있다. 이 컨버터는 그림 2에서 보는 바와 같이 SW1이 턴 온 되고 SW2가 턴 오프 되는 비 압단락 상태(Non shoot-through state, active state)와 SW1이 턴 오프 되고 SW2가 턴 온 되는 압 단락 상태(Shoot-through state)로 동작한다.

L1,L2로 인하여 압 단락 상태에서도 소자는 낮은 스트레스를 가지고 있으며, 시동 시 Quasi Z-임피던스 망의 돌입 전류가 적은 CCM(Continuous current mode)으로 동작을 한다. 이 방식은 D에 따라 양(+의) 부스트 전압과 음(-)의 벽-부스트의 출력이 가능하다.

그림 3은 Quasi ZSDC의 PWM 제어 원리를 나타내고 있다. 그림 2에서 이미 언급한 바와 같이, (1-D)T동안의 SW1은 턴-온, SW2는 턴-오프가 되는 비 압단락 상태와 DT동안의 SW1은 턴-오프, SW2는 턴-온되는 압 단락 상태에 대한 PWM펄스를 나타내고 있다. 이 방식의 부스트를 B는 식(1)과 같으며, Lf-Cf 출력 필터를 거치지 않은 출력 전압 V_o 과 입력 전압 V_{IN} 에 대한 이득 G는 식 (2)로 표현된다.

$$B = \frac{1}{1-2D} \tag{1}$$

$$G = \frac{V_o}{V_{IN}} = \frac{1-D}{1-2D} \tag{2}$$




Fig. 1 Quasi Z-source DC-DC converter

2.2 LCCT Z-소스 DC-DC 컨버터(LCCT ZSDC)

종전의 Quasi ZSDC는 D에 따라 출력 전압을 높이는 문제와 Z-임피던스망의 내부 저항으로 인해 전압 이득을 높이는 데는 한계점을 가지고 있다. 따라서 최근에는 Quasi ZSDC의 장점을 가지고 있으면서, Quasi Z-임피던스망의 인덕터를 2권선 고주파 변압기(Ns:Np)로 구성한 LCCT Z-임피던스 망^[8]이 연구되었다. 여기서 Ns은 고주파 변압기의 1차측 권선이고, Np는 2차측 권선을 나타낸다. 그림 4는 LCCT Z-소스 DC-DC컨버터를 나타내고 있다.

LCCT ZSDC도 Quasi ZSDC와 같이 비 압단락 상태와 압 단락 상태의 2가지의 동작 상태를 갖는다. 이 방식의 B는 식 (3)과 같고, 입력 전압 V_{IN} 에 대한 출력 전압 V_o 과의 관계 즉 G는 식 (4)로 표현된다.




Fig. 2 Operation state of Quasi ZSDC




Fig. 3 Control principle of PWM duty ratio D

2.3 제안된 improved LCCT Z-소스 DC-DC 컨버터 (Improved LCCT ZSDC)

그림 6은 충전의 LCCT ZSDC의 특성을 가지고 있으면서, D에 따라 양 극성의 출력 DC전압을 발생할 수 있는 제안된 improved LCCT ZSDC를 나타내고 있다. Improved LCCT ZSDC는 충전의 LCCT Z-임피던스 망의 구조를 가진다는 면에서 동일하나, 2권선 고주파 변압기를 3권선 고주파 변압기(Ns:Np:Nt)와 커패시터로 대체한다는 점에서는 다르다. 이 컨버터는 Quasi ZSDC보다

$$B = \frac{1}{1 - (1 + \frac{N_p}{N_s})D} \quad (3)$$

$$G = \frac{V_o}{V_{IN}} = \frac{1 - D}{1 - (1 + \frac{N_p}{N_s})D} \quad (4)$$






Fig. 4 LCCT Z-source DC-DC converter



(a) Active state



(b) Shoot-through state

Fig. 5 Operation state of LCCT ZSDC

입력 전류의 맥동이 적고, 충전의 LCCT ZSDC 보다 Z-임피던스 망의 커패시터 전압 VC2의 맥동과 전압 스트레스 V_PN이 낮다는 장점을 가진다. 이는 충전의 LCCT ZSDC의 V_c2의 맥동을 제안된 ZSDC에서는 V_c2와 V_c3로 절반씩 분담하기 때문이다.

제안된 improved LCCT ZSDC의 스위칭 상태는 그림 7에서 보는 바와 같이 충전의 방식과 동일하며, 비압단락 상태와 압 단락 상태로 나타낸다. 그림 7(a)는 비압단락 상태이고, (1-D)T동안의 SW1은 턴-온, SW2는 턴-오프가 된다. 이때의 (1-D)T동안의 인덕터 L1와 커패시터 C1,C2,C3의 전압은 식(6)~(9)와 같다.






Fig. 6 The proposed improved LCCT Z-source DC-DC converter



(a) Active state



(b) Shoot-through state

Fig. 7 Operation state of the proposed Improved LCCT ZSDC

$$v_{L1} = V_{IN} + V_{C1} - v_{PN} \quad (6)$$

$$V_{C1} = -v_{Np} \quad (7)$$

$$V_{C2} = v_{Ns} + v_{PN} \quad (8)$$

$$V_{C3} = v_{Nt} + v_{PN} \quad (9)$$

그림 7(b)는 암 단락 상태이며, DT동안 SW1은 턴-오프, SW2는 턴-온이 되며, 인덕터 L1에 인가되는 전압은 식(10)과 같다.

$$v_{L1} = V_{IN} + V_{C1} \quad (10)$$

$$v_{PN} = 0 \quad (11)$$

$$v_{Ns} = V_{C2}, v_{Nt} = V_{C3} \quad (12)$$

$$v_{Np} = aV_{C2} = aV_{C3} \quad (13)$$

$$a = \text{권선비(turns ratio)} = \frac{N_p}{N_s(N_t)}$$

비 암 단락 상태시간 $(1-D)T$ 와 암 단락 상태시간 (DT) 의 합은 스위칭 한 주기 시간 T 와 같으므로, 인덕터에 인가되는 평균 전압은 $0[V]$ 이다. 따라서 이상의 식들로 부터 다음의 식이 유도된다^[12-13].

$$v_L = \frac{(V_{IN} + V_{C1})DT_s + (V_{IN} + V_{C1} - V_o)(1-D)T_s}{T_s} \quad (14)$$

$$V_{Np} = aV_{C3} \cdot D - V_{C1}(1-D) = 0 \quad (15)$$

또한 커패시터 전압 V_{C1}, V_{C2}, V_{C3} 은 식(16)~식(18)로 표현 가능하다.

$$V_{C1} = \frac{aD}{1-(a+1)D} V_{IN} \quad (16)$$

$$V_{C2} = \frac{1-D}{1-(a+1)D} V_{IN} \quad (17)$$

$$V_{C3} = \frac{1-D}{1-(a+1)D} V_{IN} \quad (18)$$

이를 이용하여 정상 상태에서의 B(Boost factor)를 구하면, 식 (19)로 되며, 출력 Lf-Cf 필터를 거치지 않은 출력 DC전압 V_o 은 식 (20)과 같다.

$$B = \frac{1}{1-(1+a)D} \quad (19)$$

$$G = \frac{V_o}{V_{IN}} = \frac{1-D}{1-(1+a)D} \quad (20)$$

Table 1 Comparison of the voltage gains of Quasi ZSDC, LCCT ZSDC and improved LCCT ZSDC

Voltage	Quasi ZSDC	LCCT ZSDC	Improved LCCT ZSDC
G_{c1} (v_{c1}/v_{IN})	$\frac{D}{1-2D}$	$\frac{aD}{1-(1+a)D}$	$\frac{aD}{1-(1+a)D}$
G_{c2} (v_{c2}/v_{IN})	$\frac{1-D}{1-2D}$	$\frac{1-D}{1-(1+a)D}$	$\frac{1-D}{1-(1+a)D}$
G_{c3} (v_{c3}/v_{IN})	Not applicable	Not applicable	$\frac{1-D}{1-(1+a)D}$
G_{vo} (v_o/v_{IN})	$\frac{1-D}{1-2D}$	$\frac{1-D}{1-(1+a)D}$	$\frac{1-D}{1-(1+a)D}$

표 1은 Quasi ZSDC, LCCT ZSDC와 제안된 improved LCCT ZSDC의 커패시터 전압 V_{C1}, V_{C2}, V_{C3} 의 G와 출력 전압의 G를 나타내고 있다. 제안된 improved LCCT ZSDC는 종전의 LCCT ZSDC와 같은 G(Voltage gain)을 가지고 있으며, 변압기의 권선비 a를 1:1로 하였을 경우에는 종전의 Quasi ZSDC와 출력 전압의 G는 서로 동일하다.

그림 8은 듀티비 D에 따른 전압 이득 G의 그래프를 나타내고 있다. 제안된 improved LCCT ZSDC는 Quasi ZSDC, LCCT ZSDC와 동일하게 부스트 모드와 벡-부스트 모드가 가능하다. 이상적인 상태에서의 Quasi ZSDC의 부스트 모드에서 D는 (0~0.49)의 범위에 있으며, 벡-부스트 모드의 경우에는 (0.51~1)의 범주에 있다. 반면에 LCCT ZSDC와 improved LCCT ZSDC의 경우에는 부스트 모드 일 때는 D(Duty ratio)는 (0~0.33)이며, 벡-부스트 모드에서는 (0.34~1)이다. 종전의 LCCT ZSDC와 improved LCCT ZSDC는 표 1과 그림 8의 G 그래프를 종합적으로 볼 때, Quasi ZSDC보다 D에 따른 B가 높음을 알 수 있다.




Fig. 8 Voltage gain G according to duty ratio D

Table 2 Simulation and experiment parameters

Input DC voltage	$V_{IN} = 70V$	
Switching frequency	20kHz	
Improved LCCT Z-source network	L_1	2mH/0.5 Ω
	$C_1=C_2=C_3$	6.8 μ F
	Transformer ratio (Np:Ns:Nt)	2:1:1
Quasi Z-source network	$L_1=L_2$	2mH/0.5 Ω
	$C_1=C_2$	6.8 μ F
LCCT Z-source network	L_1	2mH/0.5 Ω
	$C_1=C_2$	6.8 μ F
	Transformer ratio (Np:Ns)	2:1
L_f - C_f filter	3[mH], 10[μ F]	
Load	R	40 Ω

3. 시뮬레이션

제한된 improved LCCT ZSDC의 맥동 및 전압 스트레스 저감 특성을 확인하기 위하여, PSIM 시뮬레이션 모델을 그림 9와 같이 구성하였다. 시뮬레이션에 사용된 입력 DC전원 $V_{IN}=70V$, 스위칭 소자 SW는 IGBT이며, 이때 스위칭 주파수는 20kHz이다. 또한 인덕터 $L_1=2mH/0.5\Omega$, 고주파 변압기의 권선비(Np:Ns:Nt)는 2:1:1이며, 커패시터 $C_1=C_2=C_3=6.8\mu F$, L_f - C_f 출력필터는 3mH과 10 μF 그리고 부하저항은 40 Ω 을 사용하였다. 표 2에 제안된 Improved LCCT ZSDC와 Quasi ZSDC, LCCT ZSDC의 시스템 파라미터를 나타내었다.

그림 10은 $V_{IN}=70V$ 일 때, Quasi ZSDC, LCCT ZSDC, improved LCCT ZSDC의 입력 전류, 출력 DC전압의 시뮬레이션 파형을 나타내고 있다. 스위칭 한 주기 동안, Quasi ZSDC는 $D=0.215$, LCCT ZSDC는 $D=0.115$ 그리






Fig. 9 PSIM simulation model of improved LCCT ZSDC

고 제한된 improved LCCT ZSDC는 $D=0.115$ 로 동작하였을 때, 출력 DC전압 V_O 는 양(+)의 90V로 모두 동일하다. 이 경우, 평균 입력 전류 $I_{IN(ave)}$ 를 비교해보면, Quasi ZSDC는 3.12A이나 LCCT ZSDC와 improved LCCT ZSDC는 모두 3A임을 알 수 있다.


그림 11은 그림 10과 동일한 조건 하에서, 각 컨버터의 Z-임피던스 망의 커패시터 C_2 의 전압 V_{c2} 와 SW2의 전압 스트레스 $V_{PN}(=V_{str})$ 의 파형을 비교한 것이다. V_{c2} 를 서로 비교해보면, 그림 11과 같이 Quasi ZSDC는 93.5V이나 LCCT ZSDC는 91.1V, 그리고 제안된 improved LCCT ZSDC는 91V로 제안한 방식이 미소



(a) Quasi ZSDC ($D=0.215$)



(b) LCCT ZSDC ($D=0.115$)




(c) Improved LCCT ZSDC ($D=0.115$)


Fig. 10 Simulation results of the input current(top) and the output voltage(bottom) (Positive output voltage)

하게 낮음을 알 수 있다. 또한, $VPN(=V_{str})$ 의 관점에서 도 제안한 방식은 104V이며, 다른 방식에 비해 낮다는 것을 알 수 있다.


그림 12는 각 컨버터의 출력 DC전압 VO 가 음(-)의 50[V]가 되도록, Quasi ZSDC는 $D=0.7$, LCCT ZSDC는 $D=0.54$ 그리고 제한된 improved LCCT ZSDC는 $D=0.54$ 로 D 값을 조절한 결과를 보인 것이다. 이때의 평균 입력 전류 $I_{IN(ave)}$ 는 Quasi ZSDC는 0.93A, LCCT ZSDC는 0.923A, 그리고 improved LCCT ZSDC는 0.929A임을 알 수 있다.



(a) Quasi ZSDC ($D=0.215$)



(b) LCCT ZSDC ($D=0.115$)




(c) Improved LCCT ZSDC ($D=0.115$)

Fig. 11 Simulation results of the capacitor voltage V_{c2} (top) and the SW2 voltage stress VPN (bottom)(Positive output voltage)


그림 13은 각 컨버터의 V_{c2} 와 SW2의 $VPN(=V_{str})$ 의 파형을 비교한 것이다. 그림에서 보는 바와 같이 V_{c2} 는 Quasi ZSDC의 경우, -50.4V, LCCT ZSDC는 -50.6V 그리고 제안한 improved LCCT ZSDC는 -50.8V이다. $VPN(=V_{str})$ 을 비교해 보면, 제안한 방식이 -112V로 가장 낮음을 알 수 있다.

4. 실험 결과


이상에서 살펴본 제안한 각 컨버터의 시뮬레이션 결과를 검증하기 위하여, 표 2의 파라미터로 실험을 수행하였다.



(a) Quasi ZSDC ($D=0.7$)




(b) LCCT ZSDC ($D=0.54$)




(c) Improved LCCT ZSDC ($D=0.54$)


Fig. 12 Simulation results of the input current(top) and the output voltage(bottom) (Negative output voltage)



(a) Quasi ZSDC (D=0.7)



(b) LCCT ZSDC (D=0.54)



(c) Improved LCCT ZSDC (D=0.54)

Fig. 13 Simulation results of the capacitor voltage V_{c2} (top) and the SW2 voltage stress V_{PN} (bottom) (Negative output voltage)






Fig. 14 Experiment system


각 컨버터의 PWM 펄스 발생을 위하여, DSP(TMS320F28335)가 사용되었다. DSP(TMS320 F28335)는 150MHz의 고속 연산과 32bit 부동 소수점 연산이 가능하며, 주변회로 (ePWM, HRPWM, eCAP, eQEP등)와 6CH의 PWM, 12bit 16CH의 ADC 등이 내장되어 있다.



(a) Quasi ZSDC (D=0.215)



(b) LCCT ZSDC (D=0.115)




(c) Improved LCCT ZSDC (D=0.115)

Fig. 15 Measured the input current(top), the input voltage(middle) and the output voltage(bottom) (Positive output voltage)


각 컨버터의 게이트 드라이버는 IR2118이 사용되었으며, 고주파 변압기의 권선비 (Np:Ns:Nt)는 2:1:1, 커패시터 C1=C2=C3=6.8uF, Lf-Cf출력필터는 3mH, 10uF, 부하 저항은 40Ω을 사용하였다. 그림 14는 제안된 실험 시스템을 나타내고 있다.

그림 15는 시뮬레이션과 동일하게 입력 DC전원 $V_{IN}=70V$ 일 때의 각 컨버터의 입력 전류, 입력 전압 그리고 출력 DC전압의 실험 파형을 나타내고 있다.


양(+의 출력 DC전압 $V_o=90V$ 를 얻기 위하여, 듀티비 D(Duty ratio)를 시뮬레이션과 동일하게 Quasi ZSDC는




(a) Quasi ZSDC (D=0.215)




(a) Quasi ZSDC (D=0.7)




(b) LCCT ZSDC (D=0.115)



(b) LCCT ZSDC (D=0.54)



(c) Improved LCCT ZSDC (D=0.115)




(c) Improved LCCT ZSDC (D=0.54)

Fig. 16 Measured the capacitor voltage V_{C2} (top) and the SW2 voltage stress VPN(bottom) (Positive output voltage)


Fig. 17 Measured the input current(top), the input voltage(middle) and the output voltage(bottom) (Negative output voltage)

D=0.215, LCCT ZSDC와 제안된 improved LCCT ZSDC는 각각 D=0.115을 사용하였다. 평균 입력전류 $I_{IN(ave)}$ 를 비교해보면, Quasi ZSDC는 3.261A, LCCT ZSDC는


3.24A, improved LCCT ZSDC는 3.241A이며, 시뮬레이션 결과와 비교 하였을 때, 실험에서는 회로 손실로 인해 약간 높은 값을 보이고 있다.



(a) Quasi ZSDC (D=0.7)



(b) LCCT ZSDC (D=0.54)



(c) Improved LCCT ZSDC(D=0.54)

Fig. 18 Measured the capacitor voltage V_{c2} (top) and the SW2 voltage stress VPN (bottom)(Negative output voltage)

그림 16은 그림 15와 동일한 조건에서의 각 컨버터의 V_{c2} 와 SW2의 VPN(=Vstr)의 실험 파형을 측정 한 것이다. V_{c2} 를 비교해보면, 그림에서 보는 바와 같이 Quasi ZSDC는 92.6V, LCCT ZSDC는 91.6V, 그리고 제안된 improved LCCT ZSDC는 91.3V로 시뮬레이션 결과와 비슷하다. 또한 VPN(=Vstr)을 비교해 보면 제안한 방식이 150V로 가장 낮음을 알 수 있다.

그림 17은 음(-)의 출력 DC전압 $V_o=50V$ 를 얻기 위하여, Quasi ZSDC는 D=0.7, LCCT ZSDC와 제안된 Improved LCCT ZSDC는 D=0.54로 한 경우의 실험 파형이다. 그림에서 보는 바와 같이 $I_{IN(ave)}$ 는 Quasi ZSDC의 경우에는 1.836A, LCCT ZSDC는 1.403A, improved LCCT ZSDC는 1.419A이며, 회로의 손실들로 인해 시뮬레이션보다는 약간 높은 값을 보인다.

그림 18은 V_{c2} 와 SW2의 VPN(Vstr)의 측정파형을 나타내고 있다. V_{c2} 의 경우 Quasi ZSDC는 -50.5V, LCCT ZSDC는 -50.9V, 그리고 제안된 improved LCCT ZSDC는 -51V이며 시뮬레이션과 비슷한 결과를 보인다. VPN(=Vstr)의 경우 제안된 방식이 103V로 가장 낮음을 알 수 있다.

그림 19는 각 컨버터의 V_{c2} 에 대한 맥동률을 비교한 그래프이다. 표 3에서 보는 바와 같이 양(+)의 전압이 출력되는 경우, Quasi ZSDC, LCCT ZSDC의 V_{c2} 맥동률은 각각 3.3%, 3.9%이며, 제안된 컨버터의 경우는 2.6%이다. 음(-) 출력 DC전압 일 경우에도 제안한 컨버터가 6.9%로 가장 낮은 맥동률을 보이고 있다.

그림 20은 각 컨버터의 SW2의 V_{PN} 을 비교한 것이다. 표 4에서와 같이 양(+)의 출력전압 일 때 Quasi ZSDC, LCCT ZSDC의 V_{PN} 은 155.5V, 152V이며, 제안




Fig. 19 Graph of the V_{c2} ripple factor% for each converter

Table 3 Comparison of the V_{e2} ripple factor% for each converter

Ripple factor	Quasi ZSDC	LCCT ZSDC	Improved LCCT ZSDC
(+) V_{e2}	3.3	3.9	2.6
(-) V_{e2}	7.7	8.7	6.9

Table 4 Comparison of V_{PN} of SW2 for each converter

Voltage	Quasi ZSDC	LCCT ZSDC	Improved LCCT ZSDC
(+) V_{PN}	155.5	152	150
(-) V_{PN}	-195	-104	-103

된 컨버터는 150V로 전압 스트레스가 가장 낮다. 또한 음(-) 출력 직류전압 일 때에도 제안된 컨버터가 -103V로 낮음을 알 수 있다.




Fig. 20 Graph of V_{PN} of SW2 for each converter




Fig. 21 In case of positive V_o , the efficiency% graph for each converter according to D (Constant load 50 Ω)

Table 5 Efficiency% for each converter according to D (Constant load 50 Ω)

D	0	0.05	0.1	0.15	0.2
Quasi ZSDC	94.6	87	85.5	83.4	81.1
LCCT ZSDC	94.6	84.8	80.5	76.4	70.4
Improved LCCT ZSDC	94.6	84.8	80.5	77	71

Table 6 Efficiency% for each converter according to loads (D=0.05)

Load [Ω]	33	50	100	200	300
Quasi ZSDC	88.44	87.02	83.11	76.85	68.01
LCCT ZSDC	84.52	84.8	83.66	80.44	76.99
Improved LCCT ZSDC	84.74	84.8	83.62	80.21	76.11

표 5는 양(+)의 출력 전압의 경우, 부하 저항 50 Ω 에 대한 D에 따른 효율을 비교한 결과이다. 그림 21은 이를 그래프로 표현한 것이다. D에 따른 효율은 Quasi ZSDC가 가장 높은 효율^[14]을 보이고 있다. Z-임피던스 망의 인덕터를 변압기로 사용한 LCCT ZSDC와 제안된 컨버터는 D가 증가할수록 효율이 낮아짐을 알 수 있다^[14]. 이는 B를 높이기 위하여 변압기(2:1)를 사용한 ZSDC의 경우에는 낮은 D에서도 승압 한계점에 빨리 도달하므로, Quasi ZSDC보다 D의 영역이 좁게 된다. 따라서 D가 높아지면 자체의 승압 한계점을 벗어나므로 효율이 저하된다. 이는 변압기 타입의 ZSDC가 Quasi ZSDC보다 효율이 나쁘다는 것을 의미하지는 않는다. 그 이유는 변압기 타입 ZSDC는 D가 낮은 영역에서도 높은 B를 보이므로 굳이 큰 전류 스트레스가 발생하는 높은 D 영




Fig. 22 In case of positive V_o , the efficiency% graph for each converter according to loads (D=0.05)

역에서 동작하지 않기 때문이다. 또한 변압기 타입은 D가 작은 영역에서도 B가 크므로, 동일한 B를 얻기 위하여 높은 D에서 동작하는 Quasi ZSDC보다 전류 스트레스가 낮기 때문이다. 그러나 동일한 B를 갖는 즉 변압기 타입의 ZSDC의 변압비를 1:1로 한 경우에는 D의 변화에 대한 변압기 타입 ZSDC와 Quasi ZSDC의 효율은 유사하다.

표 6은 D가 0.05로 일정한 경우, 부하 변동에 따른 각 방식의 효율을 비교한 결과이다. 이를 그래프로 비교한 그림 22를 살펴보면, 종전의 LCCT ZSDC와 제안된 컨버터보다 Quasi ZSDC는 부하저항이 커질수록(부하 전류가 감소할 수 록) 효율이 급격하게 낮아지는 것을 알 수 있다. Quasi ZSDC는 Z-네트워크에 있는 인덕터의 전류 변화량에 따라 전압이 발생하는 반면에, 변압기 타입의 ZSDC는 변압기 권선비에 따라서 전압이 발생되므로, 저 전류 영역(부하저항이 큰 영역)에서 효율이 높게 된다.

5. 결 론

본 연구에서는 Quasi Z-소스 DC-DC 컨버터(Quasi ZSDC)와 종전의 LCCT ZSDC의 특성을 가지고 있으면서, 듀티 비 D(Duty ratio)에 따라서 양극성의 출력전압이 가능한 Improved LCCT ZSDC를 제안하였다. 제안된 컨버터는 종전의 LCCT의 Z-임피던스 망에 있는 2권선 변압기를 3권선 변압기로 대체한 구조를 가지고 있다.

제안한 방법의 타당성을 입증하기 위하여 PSIM 시뮬레이션과 DSP 제어기(TMS320F28335)기반의 실험을 수행하였다. 입력 DC전원 70V조건 하에서 D의 변화에 따른 양(+)의 출력 DC전압과 음(-)의 출력 DC전압을 발생할 수 있었다. 각 컨버터들의 커패시터 전압 VC2, SW2의 전압 스트레스 V_{PN} 를 비교하였으며, 제안된 방법의 VC2 맥동률은 양(+)의 출력 전압의 경우 2.6%, 음(-)의 출력 전압의 경우 6.9%였고, V_{PN} 역시 제안된 방법이 종전의 LCCT ZSDC보다 개선됨을 확인하였다. 각 컨버터들의 효율은 전반적으로 Quasi ZSDC가 높았으나, 고정 D조건 하에서 부하 변동에 대한 효율 곡선은 LCCT ZSDC와 improved LCCT ZSDC보다 변동폭이 훨씬 큼을 알 수 있었다.

참 고 문 헌

[1] H.L. Chan, K.W.E. Cheng, and D. Sutanto, "Bi-directional phase-shifted DC-DC converter," *IET Electronics Letters*, Vol. 35, No. 7, pp. 523-524, April 1999.

[2] Yujin Song, and P.N. Enjeti, "A new soft switching technique for bi-directional power flow, full-bridge

DC-DC converter," *in proc. IEEE IAS'02*, pp. 2314-2319, Oct. 2002.

[3] Hui Li, and F.Z. Peng, "Modeling of a new ZVS bi-directional dc-dc converter," *IEEE Trans. Aerospace and Electronic Systems*, Vol. 40, No. 1, pp. 272-283, Jan. 2004.

[4] F. Z. Peng, "Z-Source inverter," *IEEE Trans. Ind. Applicat.*, Vol. 39, No.2, pp. 504-510, Mar./Apr. 2003.

[5] Y.C. Lim, S.J. Kim, and Y.G. Jung, "Characteristic of output voltage and input current of quasi Z-source converter with a diode-capacitor output filter," *Trans. KIIEE*, Vol. 26, No. 6, pp. 16-28, 2012.

[6] X. Fang and X. Ji, "Bi-directional power flow Z-source dc-dc converter," *in Proc. IEEE Veh. Power Propulsion Conf (VPPC'08)*, pp. 1-5, 2008.

[7] J. Anderson and F.Z. Peng, "Four quasi-Z-source inverters," *in Proc. IEEE PESC'08*, pp. 2743-2749, 2008.

[8] M. Adamowicz, "LCCT-Z-source inverters," *in Proc. International Conference on Environment and Electrical Engineering (EEEIC'11)*, pp. 1-6, CD-ROM, 2011, 8-11.

[9] M. Adamowicz and R. Strzelecka "New type T-source inverter," *in Proc. Compatibility and Power Electronics (CPE '09)*, pp. 191-195, 2009.

[10] R. Strzelecki, M. Adamowicz, N. Strzelecka and W. Bury, "New type T-source inverter," *in Proc. IEEE Compatibility and Power Electronics(IEEE CPE '09)*, pp. 191-195, 2009.

[11] M. Shen, J. Wang, A. Joseph, F. Z. Peng, L.M. Tolbert and D.J. Adams, "Constant boost control of the Z-source inverter to minimize current ripple and voltage stress," *IEEE Trans. Ind. Applicat.*, Vol. 42, No. 3, pp. 770-778, 2006.

[12] F. Z. Peng, M. Shen, and Z. Qian, "Maximum boost control of the Z-source inverter," *IEEE Trans. Power Electron.*, Vol. 20, No. 4, pp. 833-838, July 2005.

[13] M. Shen, J. Wang, F. Z. Peng, L. M. Tolert, and D. J. Adams, "Maximum constant boost control of the Z-source inverter," *in Proc. IEEE IAS'04*, pp. 42-147, 2004.

[14] S.P. Hong, Y.G. Jung, and Y.C. Lim, "A study on the output voltage and efficiency of the single -phase Z-source inverters according to duty ratio," *Trans. KIIEE*, Vol.25, No.8, pp. 8-19, 2011.



박종기(朴鍾箕)

1968년 12월 22일생. 1992년 순천대 전기공학과 졸업. 2011년 전남대 대학원 전기공학과 석사과정. 2009년~현재 제이디텍(주) 대표이사.



신연수(申連秀)

1985년 12월 18일생. 2010년 호남대 전기공학과 졸업. 2012년 전남대 대학원 전기공학과 졸업(석사). 현재 (주)금호HT 연구원.



정영국(鄭榮國)

1963년 11월 10일생. 1986년 전남대 전기공학과 졸업. 1988년 동 대학원 전기공학과 졸업(석사). 1996년 동 대학원 전기공학과 졸업(공박). 2000년 일본 오카야마대 연구방문. 현재 대불대 융합기술학부 부교수.



임영철(任永徹)

1953년 4월 23일생. 1975년 전남대 전기공학과 졸업. 1977년 고려대 대학원 전기공학과 졸업(석사). 1990년 동 대학원 전기공학과 졸업(공박). 1997년 호주 모나시대 Visiting Scholar. 1998년~2007년 산업자원부 지정 전남대 고품질 전기전자부품 및 시스템 연구센터 소장. 현재 전남대 전기공학과 교수. 2009년 당 학회 회장.