The Journal of the Korea institute of electronic communication sciences (한국전자통신학회논문지)

Korea Institute of Electronic Communication Science (한국전자통신학회)
권호 표지
DOI QR코드

DOI QR Code

Characteristics of 3-Dimensional Integration Circuit Device

3차원 집적 회로 소자 특성

  • Received : 2012.10.17
  • Accepted : 2013.01.23
  • Published : 2013.01.31
Download PDF
⟨ Previous Next ⟩

Abstract

As a demand for the portable device requiring smaller size and better performance is in hike, reducing the size of conventionally used planar 2 dimensional integration circuit(IC) cannot be a solution for the enhancement of the semiconductor integration circuit technology due to an increase in RC delay among interconnects. To address this problem, a new technology of 3 dimensional integration circuit (3D-IC) has been developing. In this study, three-dimensional integrated device was investigated due to improve of reducing the size, interconnection problem, high system performance and functionality.

소형화된 고기능성 휴대용 전자기기의 수요 급증에 따라 기존에 사용되던 수평구조의 2차원 회로의 크기를 줄이는 것은, 전기 배선의 신호지연 증가로 한계에 도달했다. 이러한 문제를 해결하기 위해 회로들을 수직으로 적층한 뒤, 수평구조의 긴 신호배선을 짧은 수직 배선으로 만들어 신호지연을 최소화하는 3차원 집적 회로 적층기술이 새롭게 제안되었다. 본 연구에서는 차세대 반도체 소자의 회로 집적도를 비약적으로 증가시킬 수 있고, 현재 문제점으로 대두 되고 있는 선로의 증가, 소비전력, 소자의 소형화, 다기능 회로 문제를 동시에 해결 할 수 있는 3차원 구조를 갖는 회로소자에 대한 특성을 연구하였다.

Keywords

References

  1. J. W. Joyner, P. Z. Ha, and J. D. Meindl, "Global interconnect design in a thre edimensional system-on-a-chip", IEEE Trans. on VLSI Systems, vol. 12, 367, 2004. https://doi.org/10.1109/TVLSI.2004.825835
  2. A. Rahman, S. Das, A. P. Chandrakasan, and R. Rei, "Wiring requirement and thre edimensional integration technology for field programmable gate arrays", IEEE Trans. on VLSI systems, 11, 44, 2003. https://doi.org/10.1109/TVLSI.2003.810003
  3. L. Xue, C. C. Liu, H. S. Kim, S. Kim, and S. Tiwari, "Three-Dimensional Integration: Technology, Use, and Issues for Mixe d-Signal Applications", IEEE Trans. Electro n Devices, 50, 601, 2003. https://doi.org/10.1109/TED.2003.810465
  4. K. W. Guarini, C. F. Quate, and H. T. Soh, "Structure Suitable for a 3-V Operation Sector Erase Flash Memory", IEMD Tech. Dig., pp. 943-945. 2002.
  5. K. Banerjee, S, J Souri, P. Kapur, and K. C Sar aswat, Proceedings of the IEEE, 89, 602, 2001. https://doi.org/10.1109/5.929647
  6. F. Niklaus, G. Stemme, J. Q. Lu, and R. J. Gutmann, "Adhesive wafer bonding", J. Micromech. Microeng., 11, 100, 2001. https://doi.org/10.1088/0960-1317/11/2/303
  7. S. W. Seo, D. L. Geddes, and N. Jokerst, "3D Stacked Thin Film Photodetectors for Multispectral Applications", IEEE Photonics Technology Letters, 15, 578, 2003. https://doi.org/10.1109/LPT.2003.809273
  8. P. Abele, J. Konle, D. Behammer, and K. B. Schad, "Wafer level integration of a 24 GHz and 34 GHz differential SiGe-MMIC oscillator with a loop antenna on a BCB membrane", IEEE MTT-S Digest, 1033, 2003.
  9. 고민호, 표승철, 박효달, "광대역 RF 전단부 구조에 관한 연구", 한국전자통신학회논문지, 4권, 3호, pp. 183-189, 2009.
  10. 최병상, "Pt 나노입자와 Hybrid Pt-SiO2 나노입자의 합성과 활용 및 입자박막 제어", 한국전자통신학회논문지, 4권, 4호, pp. 301-305, 2009.
  11. 이봉주, 신현용, "CVD로 제작된 SiO2 산화막의투습특성", 한국전자통신학회논문지, 5권, 1호, pp. 81-87, 2010.
  12. 채용웅, 윤광렬, "측면산화 프리크리닝의 최소화를 통한 DRAM의 데이터 유지시간 개선", 한국전자통신학회논문지,. 7권, 4호, pp. 833-837, 2012.
  13. 김주완, 구영덕, 배영철, "MEMS 소자에서의 비선형 현상", 한국전자통신학회논문지, 7권, 5호, pp. 1073-1078, 2012.